Präzisions-Leiterplattenherstellung, Hochfrequenz-Leiterplatten, mehrschichtige Leiterplatten und Leiterplattenbestückung.
IC-Substrat
PCB Prozess Chip Verpackung Technologie detaillierte Erklärung
IC-Substrat
PCB Prozess Chip Verpackung Technologie detaillierte Erklärung

PCB Prozess Chip Verpackung Technologie detaillierte Erklärung

2021-10-07
View:478
Author:Aure

PCB process chip packaging technology detailed explanation


1. BGA (ball grid array) is also called CPAC (globe top pad array carrier). Anzeige von Kugelkontakten, eines der Aufputzpakete. Auf der Rückseite des Leiterplatte, Kugelstöße werden im Anzeigemodus erzeugt, um die Pins zu ersetzen, und der LSI-Chip ist auf der Vorderseite des Leiterplatte, und dann versiegelt durch Formharz oder Verguss. Also known as bump display carrier (PAC). Der Stift kann 200 überschreiten, das ist ein Paket für Multi-Pin LSI. The package body can also be made smaller than QFP (Quad Flat Package). Zum Beispiel, Ein 360-poliger BGA mit einem Pin-Mittelabstand von 1.5mm ist nur 31mm Quadrat; Während ein 304-poliger QFP mit einem Pin-Mittelabstand von 0.5mm ist 40mm Quadrat. Und BGA muss sich keine Sorgen über Pin Deformation wie QFP machen.

Dieses Paket wurde von Motorola Company aus den Vereinigten Staaten entwickelt und wurde zuerst in tragbaren Telefonen und anderen Geräten angenommen und dann in PCs populär gemacht. Anfangs betrug der BGA-Pin (Bump) Mittelabstand 1,5mm und die Anzahl der Pins war 225. Es gibt auch einige LSI-Hersteller, die 500-polige BGAs entwickeln. Das Problem bei BGA ist die Sichtprüfung nach dem Reflow-Löten. American Motorola Company bezeichnet das mit gegossenem Harz versiegelte Paket als OMPAC, während das mit Vergussverfahren versiegelte Paket GPAC genannt wird.

Chip-on-Board-Verpackung

2. C-(Keramik) stellt das Zeichen der keramischen Verpackung dar. CDIP steht zum Beispiel für keramisches DIP. Es ist eine Marke, die in der Praxis häufig verwendet wird.

3. COB (chip on board) Chip-on-Board-Verpackung ist eine der Bare Chip Montagetechnologien. Der Halbleiterchip wird übergeben und auf dem Leiterplatte. Die elektrische Verbindung zwischen dem Chip und dem Substrat wird durch Drahtnähte realisiert und mit Harz bedeckt, um Zuverlässigkeit zu gewährleisten. Obwohl COB die einfachste Bare-Chip-Montagetechnologie ist, Die Verpackungsdichte ist der TAB- und Flip-Chip-Klebetechnik weit unterlegen.


4. DIP (dual in-line package)
Dual in-line package. Eines der Plug-in-Pakete, Die Stifte sind von beiden Seiten der Verpackung gezeichnet, und die Verpackungsmaterialien sind Kunststoff und Keramik. Europäische Halbleiterhersteller verwenden hauptsächlich DIL.
DIP ist das beliebteste Plug-in-Paket, Das Anwendungsspektrum umfasst Standard-Logik-ICs, Speicher-LSIs, und Mikrocomputerschaltungen. Der Stiftmittelabstand beträgt 2.54mm, und die Anzahl der Pins ist von 6 bis 64. Die Packungsbreite beträgt in der Regel 15.2mm. Einige Pakete mit Breiten von 7.52mm und 10.16mm are called SK-DIP (skinny dual in-line package) and SL-DIP (slim dual in-line package) narrow-body DIP respectively. Aber in den meisten Fällen, kein Unterschied gemacht wird, und sie werden einfach kollektiv als DIP bezeichnet. Darüber hinaus, ceramic DIP sealed with low-melting glass is also called Cerdip (see 4.2).


4.1 DIC (duales inline keramisches Paket) Ein anderer Name für DIP (einschließlich Glasdichtung) des keramischen Pakets.

4.2 Cerdip: Keramisches Dual-in-Line-Paket mit Glas versiegelt, verwendet für ECL RAM, DSP (digitaler Signalprozessor) und andere Schaltungen. Cerdip mit Glasfenster wird für ultraviolett löschbare EPROM und Mikrocomputerschaltung mit EPROM innen verwendet. Der Stiftmittelabstand ist 2.54mm, und die Anzahl der Stifte ist von 8 bis 42. In Japan wird dieses Paket als DIP-G ausgedrückt (G bedeutet Glasdichtung).

4.3 SDIP (Schrumpfen duales Inline-Paket) Schrumpfen DIP. Eines der Plug-in-Pakete, die Form ist die gleiche wie das DIP, aber der Stiftmittelabstand (1.778mm) ist kleiner als das DIP (2.54mm), so wird es genannt. Die Anzahl der Pins reicht von 14 bis 90. Es gibt zwei Arten von Keramik und Kunststoff. Auch bekannt als SH-DIP (Shrink Dual Inline Package)


5. flip-chip
Flip-soldering the chip. Einer der nackten Chipverpackungstechnologien Metallstöße im Elektrodenbereich des LSI-Chips zu erzeugen, und verbinden Sie dann die Metallstöße mit dem Elektrodenbereich auf dem bedruckten Substrat durch Druckschweißen. Der Footprint des Pakets ist im Grunde der gleiche wie die Chipgröße. Es ist die kleinste und dünnste aller Verpackungstechnologien. Allerdings, wenn der Wärmeausdehnungskoeffizient des Substrats von dem des LSI-Chips abweicht, eine Reaktion am Gelenk auftritt, was die Zuverlässigkeit der Verbindung beeinträchtigt. Daher, Es ist notwendig, Harz zu verwenden, um den LSI-Chip zu verstärken, und ein Substratmaterial mit im Wesentlichen dem gleichen Wärmeausdehnungskoeffizienten verwenden.

6. FP (flat package)
Flat package. Eines der Aufputzpakete. Another name for QFP or SOP (see QFP and SOP). Einige Halbleiterhersteller verwenden diesen Namen.


7. H-(with heat sink)
Indicates a mark with a radiator. Zum Beispiel, HSOP bedeutet SOP mit Kühlkörper.

8. MCM (multi-chip module)
Multi-chip components. Ein Paket, in dem mehrere Halbleiterchipsauf einem Verdrahtungssubstrat montiert. Entsprechend dem Substratmaterial, Es kann in drei Kategorien unterteilt werden: MCM-L, MCM-C und MCM-D. MCM-L ist ein Bauteil, das eine gemeinsame Glasepoxid-Mehrschicht verwendet Leiterplatte. Die Verdrahtungsdichte ist nicht sehr hoch und die Kosten sind niedrig. MCM-C verwendet Dickschichttechnologie, um mehrschichtige Verdrahtung zu bilden, and uses ceramic (alumina or glass ceramic) as a substrate component, Ähnlich einem Dickschichthybrid IC unter Verwendung eines mehrschichtigen Keramiksubstrats. Es gibt keinen offensichtlichen Unterschied zwischen den beiden. Die Verdrahtungsdichte ist höher als MCM-L. MCM-D ist die Verwendung von Dünnschichttechnologie, um mehrschichtige Verdrahtung zu bilden, with ceramic (aluminum oxide or aluminum nitride) or Si, Al als Substratkomponente. Das Verdrahtungsschema ist das höchste unter den drei Komponenten, aber die Kosten sind auch hoch.