Fabrication de PCB de précision, PCB haute fréquence, PCB haute vitesse, PCB standard, PCB multicouches et assemblage de PCB.
L'usine de services personnalisés PCB & PCBA la plus fiable.
Technologie PCB
Introduction du fabricant du substrat IC encapsulé
Technologie PCB
Introduction du fabricant du substrat IC encapsulé

Introduction du fabricant du substrat IC encapsulé

2021-07-14
View:290
Author:Evian

IC Packaging Substrate - PCB background Technology

Avec la tendance croissante à la miniaturisation, à la portabilité, à la multifonction, à la faible consommation d'énergie et au faible coût des produits électroniques, la technologie d'emballage bidimensionnel (2d) n'a pas été en mesure de répondre aux exigences. Certains produits ont commencé à se développer vers l'emballage 2.5D ou 3D. La combinaison d'un adaptateur à base de silicium et d'un substrat organique est un moyen important d'interconnecter les puces et les substrats dans les structures d'emballage 2.5D ou 3D.


The traditional Fabrication de PCB process of TSV adapter substrate is as follows: (1)) making blind holes on the substrate; 2) The passivation layer on the side wall of the through hole was deposited by PECVD on one side of the substrate; 3) Through hole sidewall adhesion / diffusion barrier layer and seed layer metal were deposited on the substrate by single-sided magnetron sputtering; 4) Through hole metal filling is completed by electroplating process; 5) Through hole metal flattening; 6) The through-hole metal on the back of the substrate is exposed by thinning; 7) Make metal wiring, PAD et sa couche protectrice.


The traditional TSV transfer IC substrate preparation method has the following defects or shortcomings:

L'uniformité de la couche de passivation de la paroi latérale du trou profond déposée par PECVD est faible. L'épaisseur de la couche isolante au fond du trou profond n'est que d'environ 1 / 5 de l'épaisseur de la couche isolante au sommet, et la couche isolante au fond est mal couverte. Il est facile de produire des défauts discontinus qui affectent gravement l'effet d'isolation et la fiabilité. Cela limite également la capacité de dépôt du rapport profondeur / largeur de la couche passivée.

L'uniformité de la barrière d'adhérence / diffusion et de la couche de graines sur la paroi latérale du trou profond préparée par pulvérisation de magnétron est faible. L'épaisseur inférieure du trou profond n'est qu'environ 1 / 5 de l'épaisseur supérieure. Le fond du trou profond est mal couvert. Dans le processus d'électrodéposition, il est facile de produire des défauts discontinus, ce qui entraîne des cavités, ce qui affecte gravement la fiabilité des trous. À l'heure actuelle, la capacité de dépôt de l'équipement de pulvérisation de magnétron le plus avancé est inférieure à 15: 1, ce qui limite la capacité de dépôt du TSV;

Lorsque le rapport d'aspect du trou profond est de 20: 1 - 30: 1, il est difficile de réaliser le processus de remplissage par électroplacage sans trou. Le grand diamètre du trou occupera la zone d'assemblage de l'élément, réduira la zone de câblage et ne sera pas propice à l'emballage à haute densité;

(4) limité par le procédé traditionnel de fabrication des substrats de transfert TSV, l'épaisseur du substrat de transfert est généralement inférieure à 200 ¼ M. il ne peut être utilisé que comme substrat de transfert et ne peut être assemblé directement avec l'ensemble de la carte de circuit;

Le coût élevé de la plaque d'adaptateur TSV, la complexité du processus d'emballage et l'absence d'avantages financiers dans de nombreuses technologies d'emballage;

(6) TSV adapter plate has the reliability problem because of the physical difference between silicon and organCarte de base IC Matériaux, so it is difficult to integrate the structure;

Le substrat organique commun peut satisfaire aux exigences générales d'emballage de densité, mais il ne peut pas satisfaire aux exigences d'emballage de très haute densité (comme l'installation inversée de points saillants d'espacement inférieurs à 55 Um).


The purpose of the utility model is realized as follows

The structure of a Substrat d'emballage IC Comprend un substrat commun, wherein the upper surface of the common substrate is provided with a plurality of pads I, La surface inférieure est équipée de plusieurs cales II,

It also includes ultra-high density substrate, Puce haute densité, Puce basse densité et couche d'emballage I. the encapsulation layer I is arranged on the upper surface of the ordinary substrate. Le substrat uhd se compose de plusieurs couches de métal lourd HD et de couches isolantes espacées sélectivement entre elles., and the upper surface is provided with a pad, Connexion géoélectrique sélective entre deux ou plusieurs couches métalliques de réacheminement à haute densité, the ultra-high density substrate is embedded in the encapsulation layer I, Sa surface supérieure et sa plaque de soudure sont exposées à partir de la couche d'emballage I, Une partie de la surface supérieure du substrat uhd est reliée à la puce HD en sens inverse., Several outer metal electrodes of the substrate are formed outside the vertical area of the high-density chip, La surface supérieure de la partie externe de l'électrode métallique du substrat est inversement reliée à la puce à faible densité., and the lower surface of the outer metal electrode of the substrate is connected with the partial pad I of the common substrate through the blind hole penetrating the packaging layer I and the metal in the blind hole, Une partie de la surface inférieure de l'électrode métallique externe du substrat est reliée à une partie de la plaque de soudage du substrat uhd, and the pad II is provided with a solder bump. Poids de ligne / line distance of the high density rewiring metal layer of the ultra-high density substrate of the utility model is less than 6 / 6 um. Ou, Poids de ligne / line distance of the high density rewiring metal layer of the ultra-high density substrate is 5 / 5 um, 3 / 3 ou 1.8 / 1.8um. Le nombre de couches métalliques de câblage à haute densité de la plaque de base à très haute densité du modèle utilitaire est supérieur à cinq couches. Ou, the number of layers of the high-density rewiring metal layer of the ultra-high density substrate is 6, 7 et 8. The utility model also comprises an encapsulation layer II, Recouvert d'une partie exposée d'une puce haute densité, the low-density chip, Substrat haute densité, the encapsulation layer I and the outer metal electrode of the substrate. Alternatively, it also includes a through hole, Pénétration à travers le revêtement I et le substrat commun, the inner part of the through hole is filled with metal, La surface inférieure d'une partie de l'électrode métallique externe du substrat est reliée à la partie II du substrat commun par le métal dans le trou de travers..


Les effets bénéfiques du modèle d'utilité sont les suivants:

  1. The mixed density packaging substrate structure of the utility model adopts the ultra-high density organCarte de base IC Au lieu de l'inserteur si, and is embedded into the common organCarte de base IC Structure pour fournir un poids de ligne plus petit / line distance and more layers of high-density rewiring metal layer, Afin d'intégrer et d'encapsuler plusieurs puces haute et basse densité dans la même zone d'encapsulation, It can not only effectively shorten the information transmission path, D'autres fonctionnalités sont possibles, Plus de pouvoir et plus de pistes, which is conducive to faster signal transmission, Composants de circuits intégrés à semi - conducteurs adaptés au développement rapide, high frequency and large capacity, Et réduire encore l'épaisseur globale de l'emballage, It is a cost-effective and flexible packaging technology to adapt to many high-performance applications affected by space;

  2. Le modèle utilitaire tire pleinement parti des caractéristiques flexibles du matériau de base à très haute densité, améliore la fiabilité de l'emballage et est favorable à l'augmentation du rendement du produit.

  3. Où: substrat uhd 10, outer metal electrode 110, Trou aveugle 150, through hole 170, Plaque de base ordinaire 20, pad I 230, Pad II 250, solder ball 251, Revêtement I 310, cladding layer II 430, Puce haute densité 51, low density chip 53, Revêtement II 610.

Emballage des semi - conducteurs

Specific implementation mode example

Le substrat IC ordinaire 20 se réfère généralement aux matériaux de base utilisés par IC pour fabriquer le substrat d'emballage électronique et la carte mère porteuse d'éléments électroniques. Il a trois fonctions: conductivité, isolation et support. En général, le substrat est un stratifié recouvert de cuivre. Les graphiques de circuit sont obtenus sur le substrat par usinage sélectif des trous, placage électrolytique du cuivre, placage du cuivre, gravure, Attendez.., et plusieurs Pads i230 et 2 250 sont formés sur la surface supérieure du substrat commun 20. En général, la largeur de la couche métallique / largeur de la ligne du substrat ordinaire 20 est de 40 / 40 um, 20 / 20 um et 8 / 8 um respectivement, et dans des conditions extrêmes, l'espacement entre la largeur de la ligne / largeur de la ligne peut atteindre 10 / 10 um. La structure de la plaque de base encapsulée du modèle d'utilité est disposée au - dessus de la plaque de base ordinaire 20, et la plaque de base ultra haute densité 10 a une caractéristique flexible. Le substrat uhd 10 se compose de plusieurs couches de couches métalliques de réacheminement à haute densité et d'une couche isolante espacée sélectivement entre elles. Il existe une connexion électrique sélective entre deux ou plusieurs couches métalliques de réacheminement à haute densité. Le disque de soudage est disposé sur la surface supérieure de la plaque de base uhd 10 et présente les caractéristiques d'une plasticité légère, mince, résistante aux chutes et de haute forme. On peut voir que, par rapport au substrat ordinaire 20, le substrat uhd 10 a une largeur / distance de ligne plus petite, un plus grand nombre de couches de couches métalliques de re - câblage à haute densité et une couche métallique de re - câblage plus dense par Unit é de surface. Il s'agit donc d'un substrat ultra - dense 10 dont l'épaisseur totale ne dépasse pas 100 um, ce qui contribue à réduire l'épaisseur globale du paquet IC.


Le substrat d'emballage du modèle utilitaire adopte la technologie de traitement au niveau de la plaquette, does not need to use the complicated TSV process, Une série de problèmes tels que l'électrodéposition par trou profond ont été évités., and the application of the flexible ultra-high density Carte de base IC Amélioration de la fiabilité de l'emballage, which is conducive to the improvement of product yield.