Fabrication de PCB de précision, PCB haute fréquence, PCB haute vitesse, PCB standard, PCB multicouches et assemblage de PCB.
L'usine de services personnalisés PCB & PCBA la plus fiable.
Technologie PCB
Résumé de l'Ingénieur: Protel Technology Encyclopedia (II)
Technologie PCB
Résumé de l'Ingénieur: Protel Technology Encyclopedia (II)

Résumé de l'Ingénieur: Protel Technology Encyclopedia (II)

2021-08-21
View:247
Author:IPCB

1. Parasitic capacitance of vias


The via itself has a parasitic capacitance to the ground. If it is known that the diameter of the isolation hole on the ground layer of the via is D2, Le diamètre du coussin à travers le trou est D1, the thickness of the Circuits imprimés board C'est t?, and the dielectric constant of the board substrate is ε, then the parasitic capacitance of the via is approximately:

C=1.41εTD1/(D2-D1)

The main effect of the parasitic capacitance of the via on the circuit is to extend the rise time of the signal and reduce the speed of the circuit. For example, Pour l'instant. Circuits imprimés with a thickness of 5.0Mil, Si un trou de travers de 10 mm de diamètre intérieur et de 20 mm de diamètre de pad est utilisé, and the distance between the pad and the ground copper area is 3.2Mil, Ensuite, nous pouvons utiliser la formule ci - dessus pour approximation du trou de travers, et la capacité parasitaire est approximativement: C = 1.41x4.4x0.050x0.20./(0.032 - 0.020)=0.517pf, Le changement de temps de montée causé par cette partie de la capacité est: T10 - 90 = 2.2C(Z0/2)=2.2 x0.517x(55/2)=31.28 pence. It can be seen from these values that although the effect of the rise delay caused by the parasitic capacitance of a single via is not obvious, Si vous utilisez des trous de travers plus d'une fois dans le traçage pour basculer entre les couches, the Conceptioner should still consider carefully.


Deuxième, the parasitic inductance of the via


De même, il y a des condensateurs parasites et des trous. Dans la conception de circuits numériques à grande vitesse, les dommages causés par l'inductance parasitaire à travers le trou sont plus importants que ceux causés par la capacité parasitaire. L'inductance parasitaire en série affaiblira la contribution du condensateur de dérivation et l'effet de filtrage de l'ensemble du système d'alimentation. Nous pouvons simplement calculer l'inductance parasitaire à travers le trou en utilisant la formule suivante:

L = 5,08h [Ln (4h / d) + 1], où l représente l'inductance à travers le trou, h la longueur à travers le trou et d Le diamètre du trou central. La formule montre que le diamètre du trou de travers a peu d'influence sur l'inductance et que la longueur du trou de travers a la plus grande influence sur l'inductance. En utilisant encore l'exemple ci - dessus, l'inductance à travers le trou peut être calculée comme suit: l = 5,08x0. 050 [Ln (4x0050 / 0010) + 1] = 1015 NH. Si le temps de montée du signal est de 1 NS, son impédance équivalente est: XL = Ïl / T10 - 90 = 3,19 Ì). Cette impédance ne peut plus être ignorée lorsque le courant à haute fréquence passe. Une attention particulière doit être accordée à la nécessité pour le condensateur de dérivation de passer par deux trous lors de la connexion de la surface d'alimentation au sol, de sorte que l'inductance parasitaire des trous soit multipliée.


3. Via design in high-speed Circuits imprimés


Par l'analyse ci - dessus des caractéristiques parasitaires des pores, we can see that in high-speed Circuits imprimés design, seemingly simple vias often bring great negative effects to circuit design. Afin de réduire les effets indésirables causés par les effets parasitaires des pores, the following can be done in the design:

1. Compte tenu du coût et de la qualité du signal, choisir une taille raisonnable par taille. (par exemple, 6 - 10 étages)


Pour l'enceinte Circuits imprimés design, Il vaut mieux en avoir 10./20Mil (drilled/pad) vias. For some high-density small-size boards, Vous pouvez également essayer d'utiliser 8/18Mil vias. Dans les conditions techniques actuelles, it is difficult to use smaller vias. Pour l'alimentation électrique ou la mise à la terre, Vous pouvez envisager d'utiliser une plus grande taille pour réduire l'impédance.

2. Les deux formules discutées ci - dessus permettent de conclure que l'utilisation de Circuits imprimés plus minces contribue à réduire les deux paramètres parasitaires du passage des pores.

3. Essayez de ne pas changer la couche des traces de signal à l'écran Circuits imprimés board, that is to say, Essayez de ne pas utiliser de trous inutiles.

4. Les goupilles d'alimentation électrique et de mise à la terre doivent être percées à proximité et les fils entre les goupilles et les goupilles doivent être aussi courts que possible parce qu'ils

Lead to an increase in inductance. En même temps, the power and ground leads should be as thick as possible to reduce impedance.

5. Placer quelques trous de mise à la terre près des trous de passage dans la couche de signal pour fournir le circuit le plus proche pour le signal. Un grand nombre de trous de terre redondants peuvent même être placés sur la carte Circuits imprimés. Bien sûr, la conception doit être flexible. Le modèle de trou de travers discuté précédemment est le cas où il y a des Pads sur chaque couche. Parfois, nous pouvons réduire ou même enlever certaines couches du rembourrage. En particulier, lorsque la densité des trous de travers est très élevée, il peut en résulter une fente de rupture qui sépare les circuits dans la couche de cuivre. Pour résoudre ce problème, en plus de déplacer la position du trou de travers, nous pouvons également envisager de placer le trou de travers sur la couche de cuivre. La taille du PAD est réduite.


Question: pourquoi les symboles copiés à partir d'un fichier word ne s'affichent - ils pas correctement dans protect?

Réponse: Êtes - vous dans un environnement de ppb ou Circuits imprimés environment? Certains caractères spéciaux ne peuvent pas être affichés dans Circuits imprimés environment because the words are reserved at that time.

Question: le nom du réseau est le même que le nom du port. Pouvez - vous vous connecter dans un Circuits imprimés?

Réponse: Oui, Protel peut générer des réseaux de plusieurs façons. When you use port-port in the hierarchical diagram, Chaque diagramme de circuit peut utiliser le même nom de réseau, and they will not be connected because the network name is the same. Mais n'utilisez pas le port d'alimentation parce qu'il est global.


Question: pourquoi la propriété pad change - t - elle lorsque vous importez un fichier pad dans PROTEL99se?

Fu: Ceci est principalement dû à la différence entre les deux logiciels et chaque version, usually just a manual adjustment.

Question: Je peux demander à Yang daxia pourquoi je ne peux pas modifier les propriétés de Protel après avoir converti le schéma logique de puissance en Protel par logiciel. Si je le modifie, est - ce irréaliste ou affiche - t - il complètement les propriétés? Merci beaucoup!

Complexe: si tout est affiché, you can make a global edit, Et n'afficher que la partie requise.


Question: Quel est le principe de la pose du cuivre?

Complex: Copper should generally be laid at more than 2 times your safety distance. C'est une connaissance générale de la mise en page.' d: W4 k: b# W* G5 i) E

Question: y a - t - il des améliorations dans la mise en page automatique de Potel DXP? Les paquets peuvent - ils être importés automatiquement en fonction de la disposition schématique? B "1n3 Q7 J - V (Q8 n: W

Re: Circuits imprimés layout and schematic layout are not necessarily inherently related. Alors..., Potel DXP will not automatically arrange the layout according to the schematic layout during automatic layout. (The component classes established according to the sub-diagram can help the Circuits imprimés layout to be connected according to the schematic diagram).


Question: Où puis - je trouver des données pour l'analyse de l'intégrité des signaux?

Objet: le logiciel Protel est équipé d'un manuel détaillé d'analyse de l'intégrité du signal.

Question: Pourquoi poser des plaques de cuivre? Quelle est la taille du fichier? Il y a un moyen?

Complexité: la quantité de données sur le placage du cuivre est compréhensible. Mais si c'est trop grand, votre configuration peut ne pas être scientifique.


0 B'f% H% `6 h

Y a - t - il un moyen de mettre à l'échelle les symboles graphiques de l'empreinte?

Re: No.


Problème: les simulations Protel peuvent être utilisées pour des démonstrations de principes et de bons résultats peuvent être obtenus avec des modèles détaillés

Complex: PROTEL simulation is fully compatible with Spice models. Le modèle Spice gratuit est disponible auprès du fabricant de l'équipement pour la simulation. PROTEL also provides modeling methods, Connaissance professionnelle de la simulation, and can build effective models.


Question: si beaucoup de choses semblent avoir été perdues après la sinification, comment ajouter des caractères chinois à 99se? 3 - 28 14: 17: 0 mais il manque beaucoup de fonctionnalités!

C'est peut - être la mauvaise version chinoise.

Question: How to make a pad with a hole of 2*4MM and an outer diameter of 6MM?

Composé: marquer la taille du trou carré sur la couche mécanique. Communiquer les exigences spécifiques aux fabricants de plaques.

ATL

Problème: Je sais, mais comment Connecter l'alimentation électrique et le sol à l'intérieur. Pas de table réseau, pas de problème 4 x * ^ s'il y a une table réseau! C /

Complex: Use the from-to class to generate network connections

Question: comment faire un tapis ovale en 99se? La méthode de mise en place des Pads continus n'est pas souhaitable et le fabricant de circuits imprimés n'est pas satisfait. Puis - je ajouter ce paramètre à la prochaine version?

Complexe: lors de la construction d'un composant de bibliothèque, vous pouvez utiliser des pixels non pad pour former la forme souhaitée du PAD. Lors de la conception d'un Circuits imprimés, il a les mêmes propriétés réseau. Nous pouvons suggérer Protel.


Question: How to get the previous principle library and Circuits imprimés Bibliothèque gratuite

Re: Vous pouvez ensuite télécharger à partir de www.protel. Modèle d'objet composant

Question: I just mentioned how to write hollow (not copper-clad) text on the copper-clad. L'expert a répondu que c'était écrit en premier., then the copper-clad, Et les mots ont été supprimés. However, J'ai essayé., and after deleting the words, Ces mots ne sont pas vides.., Is covered by copper, Les experts se sont - ils trompés?, can you give it a try?

Re: le mot doit être placé en chinois en utilisant la méthode fournie par PROTEL99se, puis retirer le mot chinois (anglais) du composant (parce qu'il s'agit d'un composant), régler l'écart de sécurité à 1 mm, puis verser le cuivre, puis déplacer le cuivre. Le programme demandera si le cuivre est recouvert de nouveau et répondra non.


Problème: lors du dessin de l'empreinte, what is the pin order of the components?

Complexe: lors de la construction d'une bibliothèque schématique, il y a une fonction de vérification puissante pour vérifier les numéros de série, les répliques, les omissions, etc. vous pouvez également utiliser la fonction de mise en page du tableau pour placer des broches régulières à la fois.

Problème: après le câblage automatique protel99se6, there will be messy wiring near the pins of the integrated block, Comme un Burr., and sometimes even triangular wiring, Cela nécessite beaucoup de corrections manuelles. How to avoid this problem?

Complexe: réglez correctement la grille des composants et optimisez à nouveau le câblage.


Question: I used PROTEL to draw a picture, and after repeated revisions, it was found that the file size was very large (swollen), and it was much smaller after exporting and then importing it. Pourquoi?? ? Are there other ways to slim down the file?

Fu: En fait, le cuivre de Protel était composé de lignes. La fonction "arrosage" du PAD n'est pas disponible en raison de problèmes de propriété intellectuelle, mais elle a l'avantage de supprimer automatiquement le "cuivre mort". Comme le fichier est grand, vous pouvez le compresser en utilisant winzip et il sera très petit. Cela n'affectera pas votre livraison de fichiers.

Question: Désolé, sur la même ligne, Comment faire en sorte que ses différentes parties aient des largeurs différentes et aient l'air continues et belles? Thank you!

Réponse: ne peut pas être fait automatiquement, vous pouvez le faire en utilisant des techniques d'édition.


Liam demande comment diviser un arc en parties égales?

Réponse de Fang Lin 163: utilisez la géométrie conventionnelle. L'AED n'est qu'un outil.

Problème: le HDL utilisé dans Protel est un VHDL normal

Complexe: Protel PLD non, Protel FPGA Oui.



Problème: le cuivre est posé après que les larmes ont été remplies. Parfois, le maillage est incomplet. Que dois - je faire?

C'est parce que tu as mis une zone d'isolation pour remplir tes larmes. Il suffit de noter les distances de sécurité et les zones d'isolation. Il peut aussi être réparé.

Q: Is it possible to make asymmetrical pads? Lorsque vous faites glisser un câblage, Les lignes connectées restent à l'angle d'origine et traînent ensemble?

Complexe: peut faire des coussins asymétriques. Lorsque vous faites glisser un fil, vous ne pouvez pas faire glisser les lignes connectées ensemble à l'angle d'origine.


Question: Will Protel achieve the same effect as high-end EDA software when it reaches the end of the day)

Complexe: cela dépend de la conception.

Question: le câblage automatique de Protel DXP peut - il atteindre le niveau d'accès initial??

Rien n'est pire qu'avant.


La fonctionnalité PLD de Protel ne semble pas prendre en charge les langues HDL populaires?

Objet: la langue cupl utilisée par Protel PLD est également une langue HDL. La prochaine version peut être saisie directement en VHDL.

Q: What are the hardware requirements for the 3D function in the Circuits imprimés?

Complexe: OpenGL doit être pris en charge. (1)


Problème: comment mettre rapidement et complètement le câblage du disque dur physique dans votre ordinateur?

Re: la méthode la plus rapide consiste à numériser, puis à utiliser le programme bmp2pcb pour le convertir en fichier film, puis à le modifier, mais votre précision Circuits imprimés doit être supérieure à 0,2mm. Le programme bmp2pcb peut être téléchargé sur 21ic et votre carte de circuit doit être très brillante avec du papier de verre pour réussir.

Question: comment définir les noms de réseau des contacts de circuit lors du dessin du diagramme de circuit Circuits imprimés directly?

Objet: défini dans la boîte de dialogue d'édition réseau.)


Question: comment afficher un diaphragme ou un symbole dans les données créées, the same as allego

Complexe: il existe des options dans la sortie pour générer des statistiques de forage et divers symboles d'ouverture.

Problème: la fonction de verrouillage du câblage automatique n'est pas facile à utiliser, Certains systèmes seront réaffectés. I don't know what's going on?

Re: la dernière version n'a pas ce problème.


Question: comment réaliser un retournement global de plusieurs périphériques RAW

Copie: Sélectionnez le composant à retourner en même temps.

Question: The p 99 version I use crashes after adding Chinese characters. Pourquoi??

Réponse: cela devrait être causé par la version D.


Question: How to open the file of powpcb with PROTEL?

Re: créez d'abord un nouveau fichier Circuits imprimés, puis accédez - y en utilisant la fonction d'importation.

Question: How to import GERBER file from PROTEL99

Réponse: Protel Circuits imprimés ne peut importer que son propre Gerber, tandis que Protel Cam peut importer d'autres formats de gerber.


Question: comment modifier partiellement les lignes minces de l'écran Circuits imprimés traces to thick lines

Re: Double - cliquez pour modifier + global Edit. Notez les critères de correspondance. Modifier les règles pour tenir compte du nouveau poids de ligne.

Comment modifier la taille du PAD dans un paquet ic? Comment définir si Global Change?

Copie: sélectionner tout pour l'édition globale


Comment modifier la taille du PAD dans un paquet ic?

Complexe: modification de la taille des Pads dans les paquets de circuits intégrés de la bibliothèque, as everyone knows, Peut également être Circuits imprimés board. (First unlock in the component properties). "

Question: est - il possible de modifier ou de supprimer certaines parties du symbole d'assemblage lors de la fabrication des Circuits imprimés?

Complex: Remove the component lock in the component properties, Vous pouvez modifier les composants dans Circuits imprimés, and will not affect the component in the library.


Problème: le PAD est un fil de terre. Comment régler la largeur de connexion entre le PAD et le sol après la mise à la terre

Complexe: définir la méthode de connexion au rembourrage avant d'envelopper le sol

Question: Pourquoi changer 99se au format du projet lorsqu'il est stocké?