Fabbricazione PCB di precisione, PCB ad alta frequenza, PCB ad alta velocità, PCB standard, PCB multistrato e assemblaggio PCB.
La fabbrica di servizi personalizzati PCB e PCBA più affidabile.
Blog PCB
Problemi comuni nella progettazione flessibile del circuito FPC
Blog PCB
Problemi comuni nella progettazione flessibile del circuito FPC

Problemi comuni nella progettazione flessibile del circuito FPC

2021-12-30
View:160
Author:pcb

1. Sovrapposizione di FPC pads

1.1. Overlapping of the bonding pads (except the surface bonding pads) means overlapping holes, che possono causare la rottura della punta di trapano e danni ai fori durante il processo di perforazione a causa di foratura ripetuta in un unico posto.

1.2.Due fori nella piastra multistrato si sovrappongono, ad esempio, un foro è il disco isolante e l'altro foro è il disco di collegamento (disco di incollaggio fiore). Di conseguenza, il negativo viene disegnato come disco isolante, con conseguente scarto.


2. Abuso del livello grafico

2.1.Alcune connessioni inutili sono state fatte su alcuni livelli grafici, ma linee con più di cinque livelli sono state progettate invece di quattro livelli, il che causa interpretazioni errate.

2.2. I diagrammi del tempo di progettazione sono semplici. Prendiamo ad esempio il software Protel, to draw lines with the Livello di bordo for each layer, e per contrassegnare le linee con il livello Board. In light-drawing data, quando il livello Board non è selezionato, le linee sono perse e disconnesse, or lines are short-circuited because the Board layer's labeling line is selected, in modo che l'integrità e la chiarezza del livello grafico siano mantenute durante la progettazione.

2.3.È scomodo violare il design convenzionale, come il design della superficie del componente nello strato inferiore e il design della superficie di saldatura in alto.


3. Disordinamento dei caratteri

3.1.Tappo di saldatura SMD del carattere, che portano disagio alla prova della rottura dei pannelli stampati e della saldatura dei componenti.

3.2. The character design is too small to make screen printing difficult and too large to overlap characters, che rende difficile distinguere.

4. Impostazione dell'apertura unilaterale del pad di saldatura

4.1. Single-sided bonding pads generally do not drill holes. Se i fori devono essere contrassegnati, the hole size should be designed to be zero. Se viene progettato un valore numerico, the coordinate of the hole will appear at this location and the problem will arise when the drilling data is generated.

4.2.L'etichettatura speciale dovrebbe essere fatta per tamponi di incollaggio unilaterali come fori di perforazione.

fpc

5. Disegnare pad di incollaggio con blocchi di riempimento

I cuscinetti di disegno con blocchi di riempimento possono passare l'ispezione RDC nella progettazione del circuito, ma non è fattibile per l'elaborazione. Therefore, tali cuscinetti non possono generare direttamente dati di resistenza. When using the upper resistor, l'area del blocco di riempimento sarà coperta dalla saldatura, which makes it difficult to assemble the device.


6. Strato elettrico è cuscinetto di legame del fiore e connessione

Perché la fonte di alimentazione è progettata come un pad modellato, the stratum is opposite to the image on the actually printed circuit board, e tutte le connessioni sono linee di isolamento, which the designer should be very clear about. A proposito, care should be taken when drawing sets of power supply or isolation lines in several places. No gaps should be left to short-circuit the two sets of power supplies or block the connected area (so that a set of power supplies is separated).


7. Definizione ambigua del livello di lavorazione

7.1. The single panel is designed on the TOP layer. Se la retromarcia e la retromarcia non sono specificati, the panel may be made with components and not well welded.

7.2.Ad esempio, una scheda a quattro strati è progettata con quattro strati di fondo TOP mid1 e mid2, ma non viene inserita in questo ordine durante l'elaborazione, che richiede istruzioni.


8. Too many filling blocks in the design or very thin lines filling the filling blocks

8.1.C'è una perdita di dati di disegno della luce e i dati di disegno della luce sono incompleti.

8.2. Perché i blocchi di riempimento sono disegnati uno per uno nell'elaborazione dei dati di disegno luminoso, the amount of light-drawing data generated is quite large, che rende più difficile il trattamento dei dati.


9. Il pad di incollaggio del dispositivo di montaggio superficiale è troppo corto

Questo e' per il test on-off. Per i dispositivi montati in superficie troppo densi, la distanza tra i piedi è piuttosto piccola e il pad è molto sottile. Per installare il perno di prova, deve essere in una posizione sfalsata su-giù (sinistra-destra), ad esempio il design del pad è troppo breve, il che non influisce sull'installazione del dispositivo, ma non causerà il pin di prova a smarrirsi.


10. La spaziatura tra grandi griglie è troppo piccola

I bordi tra le linee che compongono una grande area di griglie sono troppo piccoli (meno di 0,3 mm). Nel processo di realizzazione dei circuiti stampati, il processo di conversione grafica è facile da produrre molte membrane rotte attaccate alle schede dopo lo sviluppo, con conseguente rottura della linea.


11. Large area of copper foil is too close to the outer frame

Una grande area di foglio di rame dovrebbe essere ad almeno 0,2 mm di distanza dal telaio esterno perché durante la fresatura della forma, come il foglio di rame, è facile causare la deformazione del foglio di rame e causare il problema di spargimento di flusso.


12. Ambiguous shape border design

Some customers have designed profiles in the Keep layer, Board layer, Top over layer, ecc. and these profiles are not coincident, che rende difficile per Produttore di circuiti flessibili FPC to determine which profile line to use.


13. Progettazione grafica irregolare

Il rivestimento irregolare causato dalla galvanizzazione grafica influisce sulla qualità.

Utilizzare le linee di griglia quando l'area di rame a 14 strati è troppo grande per evitare la formazione di bolle durante l'elaborazione della patch SMT.