ロードボードPCB

ATEのテストは、設計から切り離せない インターフェイスボード. 良いプローブカード / ロードボード 基本的に大量生産の成功を確実にする. 一般的に言えば, ATEテストエンジニアは、ボードの要件定義といくつかの概略設計に責任があります. PCB レイアウトと配線は専門家に引き渡される PCB ベンダー. テストエンジニアは、各設計結果のレビューに責任があります.

CPU / GPU / APUなどの複雑なSoC製品。フルスピードで動作すると非常に高いパワーを持ち、プロセス進展（TSMC 7 nmのデジタルコアの動作電圧は0.7）で電源電圧が低下するので、PDNの設計は非常に厳しい。PDNの等価インピーダンスは、電流の急激な変化が大きな電圧降下を生じないことを保証するために、周波数領域を横切って小さく平坦でなければならない。

PDNのインピーダンス設計は、本質的に、ブロック／デカップリングキャパシタを追加する方法である。

あなたが知る必要がある最初のものは、1つのダイとパッケージのコンデンサです, 後でデザインできる一般的なデザインレイアウト.PCB設計によって、これらのコンデンサ（約1 uf）は、高周波数領域ではPDNのインピーダンスが小さいことを保証する。

低周波数領域における電源の内部抵抗及びインダクタンスは、入力端付近に大きなタンタル容量を配置することによって改善され得る、ある程度のPDNのインピーダンスを決定する。

10 kHzと10 MHzの間の平坦なPDNインピーダンスを保証するために、多くの異なるデカップリングコンデンサをDUTパワーピンの近くに配置する必要がある。

注意：パワー層とGND層との間のキャパシタンスは、良好なデカップリングコンデンサ（数nF）であり、これは層間隔及び高媒体パラメータを低減することによって増加させることができる

設計問題を通じて

PDN設計に関しては、デカップリングコンデンサのビアはインダクタンスに特別な考慮を必要とする。PCBをチェックするときは、冗長なトレースに起因するインダクタンスの増加を避けるために、パッドと各デバイスの位置を確認する必要があります。

高速信号のインピーダンス連続性

任意のビア、Pogoパッド、および高速信号トラック上のコンポーネントは、インピーダンス不連続性を引き起こすRXとTXの経由でクロストークの問題を引き起こす可能性がありますPCBベンダのプロセス制御精度は、実際のインピーダンスが悪い。

例えば、マイクロストリップのインピーダンスをストリップトレースとマイクロストリップインピーダンスの差を解決するためにグラウンドを掘り出すことによって、マイクロストリップの等価インピーダンスを増加させるために使用される。

コモンズの質問

ディジタル，アナログ，RFグラウンドすべての種類の場所は、DUTの近くに星の接続で終わる、DUTから離れて単一のポイント接続を移動しないでください。

積層設計

従来の設計は、上部／底層の近くにRF／ミックス信号を配置することによって、ビアのインダクタンスを低減する。次の図に示すように、中央にパワー層を配置するとEMIの問題が減少します。

さらに、好ましくは、デジタル電源およびデジタル信号層、好ましくは、アナログ／RFグラウンドおよびアナログ／RF信号から離れて、干渉を回避する。したがって、アナログGNDに隣接するDPS層は、電流及び電流変動が小さい電源を割り当てるために最適である。

CPU / GPUのような高出力の低電圧デバイスのために、DPSレイヤーは、ビアを減らして、PDNを改善するためにトップに置かれなければなりません。価格は、もちろん、デカップルキャップは、下のレベルではなく、ソケットの下に配置する必要があります。

ボトムノイズの問題

高精度のadc／dacは基板の底雑音に対して高い要求を有する。ATE電源の直接使用が高い底雑音をもたらすならば、電源のために超低雑音LDOを使うことを考えてください。

同時に、ADCのアナログ入力、DACのアナログ出力はアナロググラウンドに囲まれたフェンシング遮蔽であり得、また、シールドのアナロググラウンドはアナログトレース間隔に沿って配置する必要がある。

PCB材料

FR 4は一般的に使用されます PCB 誘電体材料, 高速信号用, 挿入損失が大きい, だから他の材料を選ぶ必要があるかもしれない。もし PCB 異なる誘電体材料と混合される, 異なる材料の異なる熱膨張と冷却係数に起因する問題を考慮する必要がある.