電子設計 - 回路基板PCBボードを設計する方法？

の基本原則 クロック回路 配線, そして、クロック回路配線のための一般要求事項は以下の通りである.

クロックラインがEMCに最も大きな影響を及ぼす要因の1つであるので、クロックライン上にバイアが少なくなければならない他の信号線との並列実行を避けるために、信号線との干渉を避けるために一般的な信号線から遠ざけてください。

2. 電源を避ける PCBボード 電源とクロックが干渉しないようにする.

回路基板上で異なる周波数を有する複数のクロックを使用する場合、異なる周波数の2本のクロックラインが並んで動作することができない。配電網［9］の回路構造を図8−6に示す。この回路は、単一のクロック源を使用して、駆動バッファを通してN個の遠隔地にクロック信号を分配する。

スパイダ形のクロック分配ネットワークは、常に配布されることができます。クモ型のクロック分配ネットワークは次の点に注意する必要がある。

例えば、駆動バッファ回路の全負荷はR／Nである。このような低負荷を駆動できるドライブバッファ装置は多くない。

より多くの“スパイダー脚”を駆動するためには、より強力なクロックドライバが必要です。簡単な方法は、2つ以上のドライバの出力を並列に接続して、ハイパワードライバを形成することである。

TTL回路のクロック信号が必要とする総駆動電力は、ECL回路の25倍である。

分岐構造を持つクロック分配網分岐構造を持つクロック分配網の回路構造〔9〕回路は単一のクロック源を使用して、クロックバッファを駆動バッファおよび低インピーダンスクロック配電線で分岐フォームのN入力に分配する。クロック信号が各入力を通過すると、その立ち上がり時間は伸張され、小さな反射パルスも生成され、ラインに沿ってソースに戻る。反射パルスは入力信号の導関数であり、受信に干渉する。反射パルスの振幅を小さくするためには、以下の方法を用いることができる。

1 .ドライブの上昇速度を遅くし、反射パルスの振幅を減らすことができます。採用ドライバの速度は、クロックスキューの要件を満たすことができます。

2. 各ブランチのキャパシタンスを減らす. マルチ分岐バス内, 分岐キャパシタンスは、クロック受信機100の入力キャパシタンスに関連する, コネクタの寄生容量, そして、容量 PCBトレース クロック受信機の接続.

（3）クロック分配ラインの特性インピーダンス（ZO）を小さくする。クロック配電線の特性インピーダンスは、その幾何学的構造に関連する。50 KHzのクロックラインは、20アンペアクロックラインのクロック分岐線容量よりも2.5倍鋭敏である。配電インピーダンスを減らすことは、クロックドリフトが負荷変化によって影響されるのを防ぐのを助ける。

複数のクロックラインを使用するソース終端構造は、単一のクロックドライバを使用して2つのソース終端を駆動する回路である。これは平均消費電力を低減する。一つは、2つのソースを駆動し、複数のクロックラインを使用する単一のクロックドライバを使用します。ソース端終端構造は、反射パルスが同時に到達することを確実にするために、線が長さで等しくなければならないことを必要とする各端部の負荷は、反射パルスが同じ波形を有するように等しくなければならない。ソース端終端抵抗は、ドライバの出力インピーダンスに関連する。ソース終端終端抵抗はRSである。ZOは駆動される線インピーダンスであるrdriveはドライバの実効出力インピーダンスであるNは駆動ライン数である。実際のエンジニアリングでは、完全な対称性を達成することは困難であることに留意すべきである。線に非対称性があるならば、各々の線の反射とクロストークは完全に相殺されることができません。クロックラインのための特別なクロストーク保護。