精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
PCボードの選択方法
PCBシートの選択は、会議設計要件とスケーラビリティ及びコストとの間でバランスをとらなければならない。設計要件は、電気的および機械的構成要素を含む。この材料問題は、非常に高速PCBボード（GHzより大きい周波数）を設計するときに、しばしば重要である。
例えば、数GHzの周波数で、今日一般的に使用されるFR－4材料の誘電損失は、信号減衰に大きな影響を与え、適用できない場合がある。電気的な目的のためには、誘電率および誘電損失が設計された周波数において適切であるか否かに注意することが重要である。
2 .高周波干渉を避ける方法
高周波干渉を避ける基本的な考えは、クロストークとしても知られている高周波信号電磁場の干渉を最小化することである。あなたは高速信号とアナログ信号の間の距離を増加させるか、またはアナログ信号の隣に接地ガード/シャントトレースを追加することができます。また、アナロググラウンドノイズにデジタル干渉に注意してください。
高速設計における信号完全性問題の解決法
信号完全性は本質的にインピーダンス整合問題である。インピーダンス整合に影響する要因としては，信号源と出力インピーダンスの構造，線路の特性インピーダンス，負荷側の特性，線路のトポロジー構造などがある。解決策は、ルートを調整する終了とトポロジーです。
4 .差動ディストリビューションの実装方法は？
差動ペア配線には2つの点がある。一つは2線ができるだけ長くなければならず、もう一方は差動インピーダンスによって決まる2つの線の間の距離が一定であること、すなわち並列であることである。つの方法は平行で、1つは2つの線を同じ側に歩いて、もう一方は2つの行を次の2つのレベル（上に）歩くことです。一般的に、サイドバイサイド（サイドバイサイド、サイドバイサイド）は、より多くの方法を実装しています。
1つの出力だけを有するクロック信号線のための微分配布を達成する方法？
ソースと受信機の両方が差動信号である差動分布を使用することは意味がある。したがって、1つの出力だけを有するクロック信号のために微分配布を使用することができない。
6 .受信端の差動対間に整合抵抗を付加することはできますか？
受信端の差動線路対の間の整合抵抗は、通常、加算され、差動インピーダンスの値と等しくなければならない。これは信号品質を改善する。
なぜ違いペアの配線は近接しているのか？
差分対の配線は適切に近接して平行でなければならない。適切な近接は、差動対を設計する際の重要なパラメータである差動インピーダンスの値に対するこの距離の影響による。並列インピーダンスは、差動インピーダンスの整合性を維持するためにも必要である。つの線が近いか遠いか、差動インピーダンスは矛盾しています。そして、それは信号完全性と時間遅れに影響を及ぼします。
8実配線における理論的コンフリクト
基本的に、モジュール/数パーティションを分離するのは正しいです。信号経路が可能な限り濠を横切ってはならず、電源と信号の戻り電流経路が大きすぎてはならないことに注意することが重要である。
水晶発振はアナログ正帰還発振回路である。安定した発振信号を得るためにはループ利得と位相の仕様を満たす必要がある。アナログ信号の発振仕様は、接地ガードトレースであっても干渉を受けやすく、干渉は完全には分離されない。また、接地上のノイズは、正帰還発振器回路に対して遠すぎる。したがって，水晶振動をチップに近づけることが重要である。
実際、高速ケーブルとEMI要件の間に多くの衝突がある。しかしながら、基本的な原理は、EMIによって加えられる抵抗キャパシタンスまたはフェライトビーズのため、信号のいくつかの電気的特性が仕様と一致していないことである。したがって、ルーティングおよびPCBオーバーレイのテクニックを使用することは最善である。最後に、抵抗キャパシタンスまたはフェライトビームを使用して信号の損傷を低減する。
高速信号のためのマニュアルと自動配線間の衝突を解決する方法
配線網の高速化に伴い，配線の高速化，配線数の制御が制約されている。EDA企業は、時々非常に異なる巻き線エンジン能力と制約設定をします。たとえば蛇行蛇蛇行蛇行蛇行蛇行、線の差動ペア間の間隔などを制御するのに十分な制約があるかどうか。
これは自動配線の方法がデザイナーの心に合うかどうかに影響します。また、配線を手動で調整することの難しさも、巻き上げエンジンの能力に絶対的に関連している。例えば、ラインの押し付け能力、孔の押圧容量、銅箔などのラインの押圧容量であって、強力な巻線エンジンを用いた配線ルータを選択することが解決策である。
10 .テストクーポンについて。
テストクーポンは、製造されたPCBボードの特性インピーダンスが設計要件を満たすかどうかを測定するために使用されるTDR（Time Domain Reflattometer）である。一般に、制御されるインピーダンスは、単一のラインおよび差動対である。したがって、テストクーポン上の線幅と間隔（差動ペアリングで）は、制御するラインと同じであるべきです。
最も重要なことは、測定するときのグランドポイントの位置です。接地リードのインダクタンスを低減するために、TDRプローブはプローブ先端に非常に近接して接地されているので、信号が測定されるテストクーポン上の点の距離および方法は、使用されるプローブと一致すべきである。
11 .高速PCBの設計においては、信号層のブランク領域を銅で被覆することができ、複数の信号層の銅被覆を接地および電源にどのように分配するか。
一般に、空白地域の銅鉱床の大多数は接地されます。銅被覆がラインの特性インピーダンスをわずかに減らすので、高速信号線のそばに銅を適用するとき、銅コーティングと信号線の間の距離に注意を払うだけであるだけです。また、デュアルストリップラインを構成するときなど、その層の特性インピーダンスに影響を与えないように注意してください。
12 .パワープレーン上の信号線はマイクロストリップラインモデルを用いて特性インピーダンスを計算するのに使えますか？電源と接地面の間の信号はストリップラインモデルを用いて計算できるか？
はい、電源プレーンとグランドプレーンは、特性インピーダンスを計算するとき、基準面として考慮されなければならない。例えば、4層のプレート：トップパワーストラーム底、この場合、トップラインの特性インピーダンスのモデルは、パワープレーンを基準面とするマイクロストリップラインモデルである。
13 .高密度プリント基板上のソフトウェアによって自動的に生成されるテストポイントは、一般的に大量生産のテスト要件を満たすか？
テスト・ポイントがテスト・ツールの条件を満たすかどうかに関係なく、テスト・ポイントが一般的なソフトウェアによって、自動的に生成されるテスト・ポイントを満たすかどうかは、テスト・ツールの必要条件を満たすかどうかに依存しなければならない。また、ルートがあまりにも濃く、テストポイントを追加するための仕様が厳しい場合は、自動的に行の各セグメントにテストポイントを追加することはできません、もちろん、手動でテストする場所を完了する必要があります。
14 .テストポイントの追加は高速信号の品質に影響するか
信号品質が影響を受けるかどうかは、テストポイントがどれだけ速く、どれだけ速く信号があるかによって決まる。基本的に追加のテストポイント（テストポイントとしてバイアまたはディップピンを使用する代わりに）をオンラインで追加することができるか、ラインからの行の小さなセグメントを引いた。前者は小さなキャパシタをオンラインで加算するのと等価であり、後者は分岐である。
これらの条件の両方は、信号の周波数速度およびエッジレートに応じて、高速信号がどの程度またはどの程度少ないかに影響を及ぼす。衝撃の大きさはシミュレーションにより決定できる。原則として、テストポイントが小さいほど、（そしてもちろん、テストツールの要件を満たすために）、より短いブランチ、より良い。
15 .システムを構成するいくつかのPCB。ボード間の接地線はどのように接続されるべきか？
PCBボード間の信号や電源がBボードに供給される電源や信号を持つボードのように接続されている場合、グランドからボードに流れる電流が等しくなければならない（これがキルオフ電流則である）。この形成における電流は、それらが最も低いインピーダンスを有する所で逆流する。
したがって、各インターフェースでの形成に割り当てられたピン数は、電源または信号が接続されているか否かにかかわらず、インピーダンスを減少させるには小さすぎるべきではなく、形成におけるノイズを低減することができる。加えて、現在のループの全体を分析することができます、特に現在の大きな部分を分析することができますが、現在のループまたはグランドラインの接続を調整するための電流の動きを制御するために（例えば、この場所からの現在の動きのほとんどは、低インピーダンスを作成するために）、他のより敏感な信号への影響を減らす。
16 .高速PCB設計に関する外国の技術書やデータを紹介してください。
高速ディジタル回路は通信ネットワークやコンピュータなどの分野で使用されている。通信ネットワークに関して、PCBボードは私が知っているように40の層で、GHzの上と下の周波数で働きます。計算機関連のアプリケーションはまた、ボード上の最大動作周波数が400 MHz（例えばRambus）に達したPCSまたはサーバーのようなチップの進歩による。
この高速・高密度配線需要に対応して，ブラインド／埋設ビア，mircrovias，ビルドアップ要求条件が徐々に増加している。これらの設計要件は製造者によって大量に製造される。
一般的に参照されるインピーダンス式
Wは線幅、Tはラインの銅スキン厚さ、Hはラインから基準面までの距離、ErはPCB板材料の誘電率である。
この式は0.1＜（w／h）＜2.0及び1＜（er）＜15でなければならない。
ストリップラインz = [ 60 / sqrt ( er )] ln { 4 h /[ 0.67 pi ( t + 0.8 w )]}ここで、hは2つの参照面の間の距離であり、線は2つの参照面の中間にある。この式は、w／h＜0.35及びt／h＜0.25のときに使用しなければならない。
18 .差動信号線の間に接地線を追加できるか?
一般に、差動信号の途中には接地線がない。差動信号の最も重要な応用原理は、フラックス消去およびノイズ耐性のような差動信号間の結合の利点を利用することである。中間接地線を加えると結合効果が破壊される。
19 .剛性ベニヤ設計は特別な設計ソフトウェアと仕様を必要とするか中国ではこの種のプリント配線板をどこで処理することができますか。
フレキシブルプリント回路は、一般的なPCB設計ソフトウェアで設計することができる。また、ガーバー形式でFPCベンダーに製造。製造プロセスが一般的にPCBsと異なっているので、各々の製造者はそれらの製造能力に従って最小ライン幅、最小ライン間隔および最小ビアのためにそれ自身の**を有する。また、ベンドに銅板を敷設することでフレキシブル回路基板を補強することができる。メーカーに関しては、オンラインの「FPC」はキーワード質問時に見つけられるべきです。
20 . PCBがハウジングに接地されている箇所を適切に選択する原理は何か。
PCBおよびシェル接地点を選択する原理は、電流を戻すために低インピーダンスの経路を提供し、このリターン電流を制御するためにシャシーグラウンドを使用することである。例えば、PCBの層は、通常、高周波デバイスまたはクロック発生器の近くの固定ネジによってシャシーグラウンドに接続され、それはまた、全体の電流ループの面積を最小にし、電磁放射を減少させる。
21 .デバッグを開始します。
デジタル回路に関する限り、最初に決めることは三つあります。
1 .すべての電力値が設計要件に達していることを確認します。複数の電源を有するいくつかのシステムは、ある電源の上昇の順序および速度の仕様を必要とする場合がある。
2 .全てのクロック信号周波数が正常に動作し、信号のエッジに非単調な問題がないことを確認する。
（3）リセット信号が仕様を満たすことを確認する。これが正常であるならば、チップは最初のサイクルに合図しなければなりません。システムの動作原理とバスプロトコルに従って次のデバッグを行う。
22 .固定回路基板サイズの場合、設計に多くの機能を収容する必要がある場合には、PCBのライン密度を大きくする必要がある。しかし、これはライン間の干渉を増加させる可能性があり、あまりにも細い線がインピーダンスの低下を防止する。高速（＞100 MHz）の高密度PCB設計の技術に関する専門家を参照してください。
高速で高密度のPCBsを設計するとき、それがタイミングおよびシグナル完全性に重大な影響を及ぼすので、クロストーク干渉は特別な注意を必要とする。以下に注意してください。
線特性インピーダンスの連続性とマッチングを制御する。
線間隔の大きさ。通常、線幅の2倍は見られます。シミュレーションは、時間間隔と信号の整合性に対する線間隔の効果を発見し、最小許容間隔を見つけるために使用することができる。異なるチップ信号の結果は異なることがある。
適切な端末モードを選択します。
隣接する上下の層と同じ方向に行くのを避けてください、あるいは、この種のクロストークが隣接する上下の層のそれより大きいので、正確に上下に重なる線さえ持っていてください。
ブラインド/埋込みビアは、線面積を増やすのに用いられます。しかし、PCBボードの生産コストは増加する。実際の実行では、完全並列と長さを達成するのは本当に難しいですが、できるだけそれをしようとします。
加えて、差動およびコモンモード端子は、タイミングおよび信号完全性に対する影響を緩和するために確保することができる。
アナログ電源におけるフィルタリングは、しばしばLC回路によって行われる。しかし、なぜLCは時々RCより効果的ですか？
LCおよびRCフィルタの比較は、フィルタリングされるバンドおよびインダクタンス値の選択が適切であるかどうかを考慮しなければならない。インダクタンスのリアクタンスの大きさは、インダクタンス値および周波数に関係するので。電源のノイズ周波数が低く、インダクタンス値が十分大きくなければ、フィルタ効果はRCほど良好ではない。しかしながら、RCフィルタを使用するコストは、抵抗自体がエネルギーを消費し、非効率であり、選択された抵抗が耐えることができる電力に注意を払うことである。
24 .インダクタンスをフィルタリングする。静電容量値の方法は？
インダクタンス値の選択は、所望の雑音周波数だけでなく、瞬時電流の反応性を考慮に入れる。もし、LC出力が瞬時に大きな電流を出力する機会があれば、インダクタンス値が大きすぎてインダクタンスを流れる電流が大きくなり、リップルノイズが増加する。
キャパシタンス値は、許容リプルノイズ仕様値の大きさに関係する。リップルノイズ値が小さいほど容量値は大きい。静電容量ESR／ESLも効果がある。さらに、LCがスイッチング調整パワーの出力に置かれる場合、LCによって生成された極／ゼロの効果が負帰還制御ループの安定性に注意する。
25 . EMC要件を可能な限りコストコストをかけずに満たす方法
pcbボード上のemcのコストは，シールド効果を高め，フェライトビーズやチョークなどの高周波高調波デバイスの抑制を強化するために，層数を増加させることに起因する。加えて、他の施設の遮蔽構造は、全体のシステムがEMC要件を通過させるのを通常必要とします。回路によって生成される電磁放射線効果を減らすPCBボード設計のためのほんの少しのヒントは、ここにあります。
信号の高周波数成分を減少させることができるときはいつでも、より遅い信号傾斜（スルーレート）でデバイスを選択してください。
高周波デバイスの配置に注意し、あまりにも近くの外部コネクタに移動しないでください。
高速信号、線層およびそのリターン電流経路のインピーダンス整合によって、高周波反射および放射を減らすことに注意する。
パワー・レイヤーおよびグランドのノイズを軽減するために各々のデバイスの電源ピンの十分なuncoupling静電容量を配置する。コンデンサの周波数応答および温度特性が設計要件を満たすかどうかについて特に留意すべきである。
外部コネクタの近くの地面は、グランドと適切に分割されることができて、コネクタの近くのグランドをシャシーグラウンドに接続できる。
グラウンドガード/シャントトレースは、いくつかの非常に高速なシグナルと一緒に適切に使用できます。しかし，ガード／シャントトレースの影響は線路特性インピーダンスに重要である。
パワー層は形成から20 h後退し、Hはパワー層と形成との間の距離である。
26 . PCBボードに複数のデジタル／アナログ機能ブロックがある場合、一般的な実施は、デジタル／アナログモジュールを分離することである。理由は何ですか。
デジタル／アナログ分離の理由は、高電位と低電位との間のスイッチング時に、デジタル回路が電源およびグランドにノイズを生じることである。ノイズレベルは信号の速度と電流に関係する。グランドレベルが分割されず、デジタルエリア回路によって生成されるノイズが大きく、アナログ領域の回路が非常に接近している場合、デジタル信号とアナログ信号とが交差していなくても、アナログ信号はグラウンドノイズによって妨害される。すなわち、アナログ回路の面積が多くのノイズを発生するデジタル回路の領域から離れている場合にのみデジタルアナログ無分割方式を用いることができる。
27 .別の方法は、デジタル／アナログ信号を別々に配置し、デジタル／アナログ信号のラインが互いに交差しないようにすることであり、PCBフロア全体を分割せず、デジタル／アナログモジュールをこのプレーンに接続する。なぜ？
デジタルアナログ信号が交差することができないという要求は、わずかにより速いデジタル信号のリターン電流パスがラインの底の近くでデジタル信号のソースに戻るように試みるということである。デジタルアナログ信号が交差すると、リターン電流によって発生したノイズがアナログ回路の領域に現れる。
高速PCB設計におけるインピーダンス整合の検討
インピーダンス整合は高速pcb回路の設計の重要な要素の一つである。しかし、インピーダンス値は、表面層（マイクロストリップ）または内層（ストリップライン／二重ストリップライン）からの距離、基準層（パワー層又は層）からの距離、走行線の幅、PCB材料等の距離が、走行線路の特性インピーダンス値に影響するような、走行モードとの絶対的な関係を有する。すなわち、インピーダンス値は配線後にしか決定できない。
一般的なシミュレーションソフトウェアは、ラインモデルまたは数学的アルゴリズムによるいくつかの不連続インピーダンス分布を考慮に入れることができない。このとき、直列抵抗器のようないくつかのターミネータだけが、線インピーダンスの不連続性の効果を緩和するために、回路図上に確保することができる。実解は配線時のインピーダンス不連続性を避けることである。
29 .もっと正確なIBISモデルライブラリをどこに提供できますか。
ibisモデルの精度はシミュレーション結果に直接影響する。基本的に、IBISは、実際のチップI／Oバッファ等価回路の電気的特性のデータと見なすことができ、一般的にSPICEモデルから変換することも可能である（測定可能であるが、＊＊はより多く）。スパイスのデータはチップ製造と全く関係があるので、スパイスのデータは1チップ製造業者とは異なる。そして、変換されたIBISモデル内のデータは変化する。
すなわち、製造業者の装置が使われるならば、彼らには彼らの装置のために正確なモデルデータを提供する能力があります。ベンダーによって提供されるIBISが不正確であるならば、唯一の解決は常に改善のためにベンダーに尋ねることです。
30 .設計者がEMCとEMIのルールを考慮すべきか
一般に、EMI / EMC設計においては、放射線および導通面の両方を考慮する必要がある。前者は高周波数部分（＞30 MHz）、後者は低周波数部分（＜30 MHz）に属する。だから、高周波数に焦点を当てることはできませんし、低周波を無視する。
良いEMI / EMC設計は、装置の位置、PCBスタックの配置、重要なラインに行く方法、装置の選択を考慮に入れるレイアウトから始めなければなりません。
例えば、クロック発生器の位置は、可能な限り外部コネクタに近接している必要があり、高速信号は内部で可能な限り移動し、反射を減少させるために特性インピーダンス整合および基準層の連続性に注意しなければならず、デバイスによって押される信号の傾きは、高周波成分を減少させるためにできるだけ小さくなければならない。そして、デカップリング/バイパスキャパシタンスは、電源層ノイズを減らすために選ばれなければならない。
加えて、高周波信号電流の戻り経路が、放射線を減少させるためのループ（すなわちループのループインピーダンス）の面積を最小にすることに留意されたい。また、層分割による高周波ノイズの範囲を制御することも可能である。最後に、PCBがシェルに接続される適切な場所を選択します。
31 . EDAツールの選択方法
現在のPCB設計ソフトウェアは、熱分析は強い点ではないので、それを選択することをお勧めしない他の機能1.3。4あなたは良いパフォーマンス価格比のいずれかのパッドまたはケイデンスを選択することができます。PLD設計の初心者は、PLDチップ製造者によって提供される統合環境を使用することができます、そして、100ポイントのドアを設計するとき、一つの点ツールは使われることができます。
32 .高速信号処理・伝送に適したEDAソフトをお勧めします。
従来の回路設計では，革新的なadの広告は非常に良く，アプリケーションの70 %を占めている。アナログ回路とディジタル混成回路の高速回路設計のためには，ケイデンスを用いた解決策はより良い性能と価格ソフトウェアであるべきである。もちろん、メンターのパフォーマンスはまだ非常に良いです、特にその設計フロー管理は最高であるべきです。(王成,データ通信技術専門家)
33 . PCBボード各層の意味解釈
トポバーレイ-トップデバイスの名前でも、トップシルクスクリーンやトップコンポーネントの伝説として知られています。
IC 10ボトトヴェレルト-多層層と同じように- 4層のボードを設計する場合は、無料のパッドを配置するか、それを介して、多層として定義し、そのパッドが自動的に4層に表示されます、あなただけのトップ層として定義する場合は、そのパッドは、最上層に表示されます。
34および2 G以上の高周波PCBの設計，配線および植付けにおいて何を注意すべきか
2 g以上の高周波pcbはrf回路設計に属し，高速ディジタル回路設計議論の範囲ではない。レイアウトとルーティングが分配効果を引き起こすことがありえるので、回路図と連動してRF回路のレイアウトおよびルーティングを考慮すべきである。
さらに、RF回路設計の受動デバイスは、パラメータ化された定義、特殊形状銅箔によって実現されるので、EDAツールは、パラメータ化されたデバイスを提供して、特殊形状銅箔を編集することを要求される。
メンターのboardstationは、これらの要件を満たすために専用のRFデザインモジュールを持っています。さらに、一般的なRF設計は専用のRF回路解析ツールを必要とします。そして、業界で最も有名なものはAgilientのEesoftです。
35と2 G以上の高周波PCBの設計ではどんな規則が続くべきか？
RFマイクロストリップ線路設計は伝送線路パラメータを抽出するために三次元現場解析ツールを必要とする。すべての規則はこの分野抽出ツールで指定されるべきです。
36 .フルデジタルPCBの場合、基板上に80 MHzのクロック源がある。ワイヤメッシュ（接地）に加えて、十分な駆動能力を確保するために、どのような回路を使用するべきであるか。
クロックのドライブ能力が保護によって達成されるべきではなく、クロックドライバチップを使用することを確認してください。複数のクロック負荷のため、クロック駆動能力に関する一般的な懸念がある。クロックドライバチップを使用して、1つのクロック信号は、いくつかに変換され、ポイントツーポイント接続が使用される。
ドライバのチップを選択すると、負荷の基本的な一致を確保するために加えて、要件を満たすために（一般的にクロックは、有効な信号に沿って）、システムタイムシーケンスの計算では、ドライバチップのクロック遅延を計算する必要があります。
別々のクロック信号ボードが使用される場合、クロック信号の伝送がより影響を受けることを確実にするために、どのようなインターフェースが一般に使われるか。
クロック信号が短いほど伝送線路効果が小さくなる。別のクロック信号ボードを使用すると、信号配線長が増加します。また、シングルボードの接地電源も問題である。長距離にわたって送信したいなら、差動信号をお勧めします。LVDS信号はドライブ容量要件を満たすことができます、しかし、あなたの時計はあまりに速くて、不必要でありません。
38、27 M、SDRAMクロックライン（80 M−90 M）は、VHF帯において第2および第3の高調波を有し、高周波数で受信側からチャネリングした後に重く干渉する。線の長さを短くすることに加えて、最良の方法は何ですか？
第3高調波が大きい場合には、第2高調波は小さく、信号デューティサイクルが50 %であるので、この場合、信号は高調波を有しない。このとき、信号デューティサイクルを変更する必要があります。また、クロック信号が一方向であれば、一般にソース端直列マッチングが用いられる。これは、第2の反射を抑制することができるが、クロック速度に影響を及ぼさない。ソース端合わせ値を採用することができる。下記式を使用してください。
39 .ルートトポロジーとは
トポロジまたはルーティング順序はマルチポート接続ネットワークのためのルーティング順序です。
40 .信号完全性を改善するためのルートトポロジーの調整法
このようなネットワーク信号の方向性は複雑であるが、トポロジの影響は一方向、双方向、異なる種類のレベル信号に対して異なるため、どのトポロジが信号品質にとって良いかを言うことは困難であり、プリシミュレーションで使用するトポロジーは、回路原理、信号の種類、配線の難しさを理解する必要がある技術者にとって非常に厳しい。
41 .スタックの配置によるEMI問題の低減
まず、EMIは体系的に考慮される必要があり、PCBだけでは問題は解決できない。EMIでは、スタッキングは主に信号の最短リターンパスを提供し、結合面積を減少させ、差動モード干渉を抑制する。加えて、層はパワー層と緊密に結合され、電力層拡張よりもコモンモード干渉を抑制するのにより有益である。
42なぜ銅を産むのか？
気管支の一般的な理由はいくつかある。
1 . EMC銅はグラウンドや電源の広い領域に置き、特別な場合にはpGNDは保護的役割を果たす。
2 PCBプロセス要件。めっき効果を確保するため、または積層圧力を変化させないようにするために、配線の少ないPCBプレート上に銅をコーティングする。
信号完全性要件、高周波デジタル信号を与え、完全なリターンパス、およびDCネットワークの配線を減らす。もちろん、熱放散、銅舗装などの特別なデバイスのインストール要件もあります。
43 .システムでは、DSPとPLDが含まれる。配線時に注意すべき点は？
配線長に対する信号速度の比を見てください。伝送線路上の信号の遅延が、時間に沿った信号の変化に匹敵する場合、信号完全性問題を考慮する。加えて、複数のDSP、クロック、データ信号ルーティングトップについても、信号品質及びタイミングに影響を及ぼすことができる。
44 .プロテル配線以外に良いツールはありますか？
ツールに関しては、Protelに加えて、多くの配線ツール（例えばメンターのWG 2000、EN 2000シリーズとPowerPCB、Cadenceのアレグロ、Zukenのcadstar、CR 5000など）があります。
45「信号の戻り道」とは何か
を返します。高速デジタル信号が伝送されるとき、シグナルの方向はPCB伝送線に沿ったドライバからロードまで、そして、それから最短パスを経たグランドまたは電源に沿ってドライバにロードから戻る。このリターン信号をグランドまたは電源に戻す。ジョーソン博士は、彼の本において、高周波信号伝送が実際には伝送線とDC層の間に固定された誘電体キャパシタンスを充電するプロセスのためにあることを説明している。si解析はこの囲いの電磁特性とそれらの間の結合である。
46 .プラグインをドッキングするためのSI解析を行うには?
IBIS 3におけるプラグインモデルの記述2仕様。一般に、EBDモデルが使用される。スパイスモデルは、バックボードなどの特別なボードに必要です。マルチボードシミュレーションソフトウェア（HyperlyNxまたはISHUNEマルチボード）も使用することができます。マルチボードシステムを構築するとき、プラグインの配布パラメータは通常プラグインマニュアルから入力されます。もちろん、この方法は十分に正確ではありませんが、許容範囲内のみです。
47 .ターミナル接続の方法は何ですか？
端末、また、マッチングとして知られている。マッチング位置に応じてアクティブマッチングと端末マッチングがある。その中でも，ソース端マッチングは通常抵抗直列マッチングであり，端末整合は通常並列マッチングである。抵抗プルアップ、抵抗プルダウン、theveninマッチング、ACマッチング、ショットキーダイオード整合を含む多くの方法が一致する。
48 .端接続のモードを決める要因(マッチング)
マッチング方式は、バッファ特性、最上位状況、レベルタイプ、判定方法、信号デューティサイクル、システム電力消費等によって決まる。
49 .エンドジョイン(マッチング)を使用するための規則は？
ディジタル回路の最も重要な問題は時間系列問題である。マッチングの目的は、信号品質を改善し、判定時に決定できる信号を得ることである。レベル有効信号のために、信号品質は、設立とメンテナンスの時間を保証する前提で安定しています;遅延有効信号の場合、信号変化遅延は、信号遅延の単調性を保証する前提の下で要件を満たしている。マッチングに関する情報。
また、高速デジタル設計の章では、ブラックマジックの手帳を端末に捧げ、電磁波の原理からの信号の整合性についての参照の効果を参照してください。
50 .デバイスの論理関数をシミュレートするために、デバイスのIBISモデルを使用できますか？そうでなければ、回路のボードレベルおよびシステムレベルシミュレーションはどのように実行されるか。
ibisモデルは行動モデルであり，機能シミュレーションには使用できない。機能シミュレーションにはspiceモデルや他の構造レベルモデルが必要である。
51 .デジタルおよびアナログシステムにおいて、1つは、デジタル的に、そして、類似して分離することである処理の2つの方法がある。例えば、層において、デジタル的に別のブロックであり、類似して、銅シートまたはFB磁性ビーズによって接続された別のブロックであり、電源は分離されない。もう一つは、アナログ電源とデジタルパワーをFBで別々に接続し、グランドを統一することである。これらの2つの方法が同じように働くかどうか、Li氏に尋ねてください。
それは原則として同じであると言える。地上および高周波信号に対する電源および接地は等価である。
アナログをディジタル部と区別する目的は，ディジタル回路のアナログ回路への干渉を主に干渉を防ぐことである。しかし、分割は不完全な信号戻り経路を引き起こして、デジタル信号の信号品質に影響を及ぼして、システムのEMC品質に影響を及ぼすかもしれません。
したがって、どのプレーンが分割されても、信号戻り経路が拡大され、リターン信号が正常動作信号にどの程度干渉しているかに依存する。現在、いくつかのハイブリッド設計もあり、電源とグランドに関わらず、レイアウトでは、クロス部分信号を避けるためにデジタル部分とアナログ部分でレイアウトを分離している。
52 .セキュリティ問題: FCCとEMCの具体的意味
米国連邦通信委員会
電磁力両立性電磁両立性
FCCは標準的な組織であり、EMCは標準です。規格、基準及び試験方法の公布の理由がある。
53 .差分分布とは何か
差動信号は、差動信号とも呼ばれ、2つの同一の極性の反対の信号を使用して1つのデータを送信し、判定のために2つの信号レベル差に依存する。2つの信号が同一であるようにするためには、配線幅とライン間隔を変えないように配線を保つ必要がある。
PCBシミュレーションソフトとは
シミュレーションの多くの種類があります。高速デジタル回路の信号完全性解析とシミュレーション解析（SI）のための一般的なソフトウェアは、ICX、SignalVision、HyperlyNx、XTK、speectraquestなどです。
PCBシミュレーションソフトウェアはレイアウトをシミュレートするか？
高速ディジタル回路では，信号品質を向上させ，配線の難しさを低減するために，特別なパワー層と層を割り当てた多層基板が一般的である。
56 . 50 m以上の信号の安定性を確保するためのレイアウト・配線の扱い方
高速ディジタル信号配線の鍵は伝送線路の信号品質への影響を低減することである。したがって、100 mを超える高速信号のレイアウトは、信号経路ができるだけ短いことを要求する。デジタル回路では、信号立ち上がり遅延時間によって高速信号が定義される。さらに、異なる種類の信号（例えばTTL、GTL、LVTTL）は、信号品質の異なる方法を確実にすることができる。
57 .屋外ユニットを監視する無線周波数部分、中間周波数部分、低周波回路部は、通常同じPCB上に展開される。このようなPCBの材料要件は？RF、IFと偶数の低周波回路の干渉を防ぐ方法？
ハイブリッド回路設計は大きな課題である。完璧な解決策は難しい。
一般に、RF回路は、特別な遮蔽チャンバであっても、システム内の単一の基板としてレイアウトされ、配線される。さらに、RF回路は、一般的に、単一またはダブルパネルであり、回路は比較的簡単である。これらの全ては、RF回路の分布パラメータへの影響を低減し、RFシステムの整合性を改善することである。
一般的なFR 4材料に比べて、RF回路基板は、より高い誘電率、より小さな伝送線路分配キャパシタンス、より高いインピーダンスおよびより小さな信号伝達遅延を有する高Q値基板を使用する傾向がある。ハイブリッド回路設計では、同一のPCB上にRF回路とデジタル回路を形成しているが、一般にはRF回路領域とデジタル回路領域とに分けられ、別々に配線される。これらの間には、接地されたスルーホールストリップとシールドボックスが使用される。
58 .高周波部分では、中間周波数部分と低周波回路部を同一PCB上に展開する。メンターのための解決策は何ですか？
基本的な回路設計機能に加えて、メンターのボードレベルシステム設計ソフトウェアも専用のRF設計モジュールを持っています。RF概略設計モジュールにおいて、パラメータ化されたデバイス・モデルは提供される。そして、eesoftのようなRF回路解析シミュレーション道具を伴う双方向インタフェースは提供される。RFレイアウトモジュールにおいては、RF回路のレイアウト及び配線に特別に使用されるパターン編集機能を提供し、RF回路解析及びシミュレーションツールとの双方向インタフェースを提供する。解析とシミュレーションの結果，回路図とpcbを検索できる。
同時にメンターソフトウェアの設計管理機能を利用し，設計再利用，設計導出，協調設計を容易に実現できる。ハイブリッド回路設計のプロセスを大幅に加速した。携帯電話ボードは典型的なハイブリッド回路設計であり、多くの大きな携帯電話の設計者および製造者は、それらの設計プラットフォームとしてメンターとAngelenのeesoftwareを使用する。
59メンターの製品構造とは何か
メンターグラフィックス用のPCBツールは、WG（オリジナルVeribest）とエンタープライズ（BoardStation）シリーズです。
60 .メンターのPCB設計ソフトウェアはBGA , PGA , COBなどのカプセル化をサポートしていますか?
メンターのオートアクティブReは、Veriestの買収から開発された業界初のグリッドフリー、角度配線デバイスです。
球状ラスタアレイ，cobデバイス，メッシュレス，任意の角度配線はパスレートを解決する鍵であることはよく知られている。最新のオートアクティブREでは、プッシュスルーホール、銅箔、Rerouteのような機能がアプリケーションをより便利に追加されている。また、時間遅延要件と差動ペア配線を有する信号配線も含め、高速配線をサポートしている。
61 .メンターのPCB設計ソフトウェアはディレクティブラインキューをどう扱えますか？
差動対属性を定義した後に、2つの差動対は一緒に動くことができます。そして、障害物に遭遇するとき、自動的に分離して、層を変えるとき、穴を通過する方法を選ぶことで、違い対幅、間隔と長さ差を確実に確実にします。
12層PCB基板上には、3層のパワー層2.2 V、3.3 V、5 Vがあり、1つの層に3つのパワー層がある。グランドワイヤーで何をすればいいですか。
一般的に、3つの電源が3つの層で作られ、信号品質に良い。信号が飛行機の向こう側に分割されることはありそうもないので。クロスセクションは、一般的にシミュレーションソフトウェアによって無視される信号品質に影響する主要な要因である。電力層および層については、それらは高周波信号に対して等価である。
実際には、信号品質を考慮する以外に、パワープレーン結合（隣接する接地面を用いてパワープレーンACインピーダンスを低減する）および対称カスケードが考慮されるべき要因である。
63 . PCBが工場での設計プロセス要件を満たしているかどうかをチェックする方法
PCBの処理が終了する前に、すべての接続が正しいことを確認するために、多くのPCBメーカーは、電源オンネットワークテストを通過しなければなりません。同時に、ますます多くの製造業者は、エッチングまたは積層の間、いくつかの故障をチェックするためにX線検査を使用する。パッチ処理の後の完成したシートのために、ICTテストチェックは一般的に使用されます。問題が発生する場合、特別なX線検査装置はまた、処理原因を故障させるために用いることができる。
64「機関の保護」はシャシーの保護か？
はい。シャーシは可能な限りタイトで、導電性材料の有無にかかわらず、可能な限り接地されるべきである。
65 .チップを選ぶとき、チップ自体のESDを考慮する必要もありますか？
ダブルまたはマルチレイヤーかどうかは、地面の面積を最大化する必要があります。チップを選択する場合、チップ自体のESD特性を考慮に入れるべきである。これらは一般にチップ記述に記載され、同一チップの性能は製造業者から製造業者によって異なる。設計により多くの注意を払って、プリント回路基板の性能を保証するためにすべての局面を考慮する。しかし、ESDに関する問題はまだ生じているかもしれないので、制度的な保護もESD保護のために重要です。
66 . PCBボードを作る際に干渉を減らすために、接地線を閉じた形にしてください。
PCBボードを作る場合、一般的に言えば、干渉を減らすために回路の面積を小さくする必要がある。接地線をレイアウトするとき、それらは閉じた形であるべきではなく、樹枝状の形でよりよくなければなりません。また、地面の面積をできるだけ増加させる必要がある。
67 .エミュレータが1つの電源を使用し、PCBボードが1つの電源を使用する場合、2つの電源が一緒に接続されている必要がありますか？
電源間の干渉が容易でないので、別々の電源が使用されることができたならば、それはよりよいでしょう、しかし、大部分の装置は特定の要件を持っています。エミュレータとPCBボードが2つの電源を使用しているので、私の意見では、彼らは共通であるべきではありません。
68 .回路は複数のPCBボードからなる。彼らは共通する必要がありますか？
回路はいくつかのPCBsから成ります。そして、大部分のそれは回路でいくつかの電源を使用するのが実際的でないので、一般の地面を必要とします。しかし、特定の条件を持っている場合、異なる電源を使用すると、もちろん、より少ない干渉を引き起こすでしょう。
69 . LCDと金属ハウジングによる携帯型製品の設計
ESDをテストするとき、ICE - 1000 - 4 - 2が通過されることができないとき、接触は1100 Vだけを通過することができて、空気は6000 Vを通過することができます。ESD結合試験では、3000 Vのみを水平に通過し、400 Vを垂直に通過することができる。CPUの主周波数は33 MHzである。ESDテストに合格するには何ができますか？
ハンドヘルド製品も金属筐体であり、ESDの問題はより明白でなければならない、LCDはまた、より有害な現象を恐れている。既存の金属材料を変える方法がないならば、組織の中で反電気材料を加えて、PCBの地面を強化して、LCDを接地する方法を見つけてください。もちろん、あなたがそれを行う方法は、特定の状況によって異なります。
70 . DSPとPLDを用いたシステムの設計
一般的なシステムについては、主な考慮事項は、人体の直接的な接触と電気的および機関のコンポーネントの適切な保護です。システムに対するesdの影響は状況に依存する。乾いた環境では，esd現象はより深刻で，より敏感で繊細なシステムであり，esdの効果は比較的明白である。大きなシステムに対するESDの影響は、時には明白ではないが、可能な限りそれを防ぐために、それらの設計に注意を払うべきである。
