精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
最も信頼性の高いPCB&PCBAカスタムサービスファクトリー。
マイクロ波技術
PCBボード配線レベルをより高くする方法
マイクロ波技術
PCBボード配線レベルをより高くする方法

PCBボード配線レベルをより高くする方法

2021-12-22
View:573
Author:pcb

PCBボード 配線は回路基板設計全体で非常に重要である. 速くて効率的な配線を成し遂げて、PCB回路基板配線を背が高いようにする方法は、勉強する価値があります.

1. Common ground processing of digital circuit and analog circuit
Nowadays, PCB回路基板の多くはもはや単一機能回路ではない, しかし、デジタル回路とアナログ回路の混合物で構成される. したがって, 配線時の相互干渉を考慮する必要がある, 特に接地線のノイズ干渉. デジタル回路の周波数は高い, アナログ回路の感度が強い. 信号線用, 高周波信号線は、感度の高いアナログ回路装置からできるだけ遠くでなければならない. 地上線用, 全体のPCB回路基板は、外側の世界への1つのノードだけを持ちます. したがって, PCB回路基板内のデジタルおよびアナログ共通グラウンドの問題に対処する必要がある, そして、ボード内のデジタルグラウンドとアナロググラウンドは、実際に分離されます. 二人は仲が合わない, しかし、PCB回路ボードが外側の世界に接続するインターフェースで. . デジタルグランドとアナロググランドとの間には短い接続がある. つの接続点があることに注意してください. PCB回路基板上にも共通の理由がある, システム設計によって決まる.

PCBボード

2. The signal line is laid on the electrical layer
In the multi-layer printed board wiring, 信号ライン層には配線されていない多くの配線がないので, より多くの層を加えることは、無駄を引き起こして、生産で特定の量の仕事を増やします, そして、それに応じてコストが増加します. この矛盾を解決する, 電気層の配線を考慮することができます. パワー層は、最初に考慮すべきである, および接地層. それが形成の完全性を保つので.

3. Treatment of connecting legs in large area conductors
In large-area grounding, 一般的に使用されるコンポーネントの脚部は, また、接続脚の治療は包括的に考慮する必要がある. 電気的性能に関して, コンポーネント脚部のパッドが完全に銅表層に接続されることは、よりよい, しかし、部品のはんだ付けは、アセンブリにいくつかの望ましくない隠された危険性があります, 例えば: 1. 溶接は高出力ヒーターを必要とする. 2. 仮想はんだ接合の原因は容易である. したがって, 電気的性能及びプロセス要件は、両方とも、交差パターンド・パッドにされる, 熱隔離という, 一般的にサーマルパッドとして知られている, はんだ付け時の過度の断面積熱による仮想はんだ接合の可能性を大幅に低減することができる.

4. The role of the network system in wiring
In many CAD systems, 配線はネットワークシステムに基づいて決定される. グリッドは密すぎる, パスが増加したが, しかし、ステップは小さすぎます, フィールドのデータ量が大きすぎます. これは、必然的に、デバイス100の記憶空間のためのより高い要件を有する, また、コンピュータ型電子製品の計算速度. 大きな影響. いくつかのパスが無効です, 部品足のパッドによって占められる、または穴または固定穴を取り付けることによって. あまりにも粗いグリッドとあまりにも少ないチャネルは、配信レートに大きな影響を与える. だから、配線をサポートする合理的なグリッドシステムがなければなりません. 標準コンポーネントの足の間の距離は0です.1インチ, グリッドシステムの基礎は通常0に設定される.1インチまたは0未満の整数倍数.1インチ, 例えば:0.05インチ, 0.025インチ, 0.02インチ, etc.

5. Treatment of power supply and ground wire
Even if the wiring in the entire PCB circuit board is completed very well, 電源と接地線の不適切な考慮に起因する干渉は、製品の性能を低下させる, そして時々、製品の成功率に影響を与えます. したがって, 電源と接地線の配線は真剣に取らなければならない, そして、電源および接地線によって、発生するノイズ干渉は、製品の品質を確実にするために限界まで低減されなければならない. 電子製品の設計に従事しているすべてのエンジニアは、接地線と電源線との間のノイズの原因を理解する, そして、現在、低減されたノイズ抑制だけが表される。電源および接地線が加えられることは周知である. ロータスコンデンサ. 電源線と接地線の幅を広げる. 接地線は電源線よりも広い. Their relationship is: ground wire>power wire>signal wire. 通常、信号線幅は0である.2回1 / 2.3 mm, そして、幅は0に達することができます.05秒2厘0.07 mm., 電源コードは1です.2つの避難1 / 2.5 mm. デジタル回路のPCB回路基板用, 広い接地線を用いてループを形成することができる, それで, 地上網を形成する. アナログ回路のグランドはこの方法では使えません. 接地線として銅層の大面積を使用する. 使用されるすべての場所は接地線として地面に接続されます. または多層基板にすることができます, そして、電源および接地線は、それぞれ1つの層を占める.

6. Design Rule Check (DRC)
After the wiring design is completed, 配線設計が設計者によって設定された規則に適合するかどうかを注意深くチェックする必要がある, それと同時に, また、確立された規則がプリント基板製造工程の要件を満たすかどうか確認する必要がある. 一般的な検査には以下の側面がある, コンポーネントパッド間の距離かどうか, ラインアンドスルーホール, コンポーネントパッドおよびスルーホール, 貫通孔と貫通孔は理にかなっている, そして、それが生産要件を満たしているかどうか. 電力線と接地線の幅は適切ですか, そして、電力線と接地線との間に緊密な結合がある? PCB回路基板に接地線を広げる場所はありますか? キー信号線のために処置がとられたかどうか, 短い長さのような, 保護線, 入力ラインと出力ラインは明確に分離されます. アナログ回路とデジタル回路のために別々の接地線があるかどうか. Whether the graphics (such as icons, annotations) added to the PCB circuit board will cause signal short circuit. いくつかの望ましくない線形状を修正. PCB回路基板上にプロセスラインがありますか? はんだマスクが製造工程の要件を満たしているか, はんだマスクのサイズが適切かどうか, そして、文字のロゴがデバイスパッドに押されているかどうか, 電気機器の品質に影響を与えないように. 多層基板内のパワーグランド層の外側フレームエッジが縮小されるかどうか, パワーグラウンド層の銅箔が基板の外側に露出している場合, 短絡しやすい.

7. Via design
Vias are one of the important components of multi-layer PCB circuit boards, そして、穿孔穴のコストは、通常、PCB回路基板製造コストの30 %から40 %を占める. 簡単に言えば, PCB回路基板上のすべての穴をビアと呼ぶことができる. 機能の観点から, ビアは、2つのカテゴリーに分けられることができます:1つは、層の間の電気接続のために使われます;もう一方は、装置を固定または位置決めするために使用される. 過程で, ビアは一般に3つのカテゴリーに分けられる, すなわち盲目の穴, 埋込み穴と貫通穴.

ブラインドビアは、プリント回路基板の上面および底面に位置し、ある深さを有する. これらは、表面線と下の内側の線を接続するために使用されます. 穴の深さは、ある比率を超えない. 埋め込みホールは、プリント回路基板の内側層に位置する接続孔を指す, これは回路基板の表面には及ばない. 上記2つのタイプのホールは、両方とも、回路基板100の内側層に位置する, そして、積層前にスルーホール形成プロセスによって完成する, そして、ビアの形成の間、いくつかの内部層が重なってもよい. 番目のタイプは貫通穴と呼ばれます, これは、回路基板全体を貫通し、内部配線用または位置決め用穴を取り付ける部品として使用することができる. スルーホールは、プロセスで実装しやすく、コストが低いので, それは、スルーホールの他の2種類の代わりに、プリント回路基板の大部分で使用される. 下記のビアホール, 別途, ビアホールと見なされる.

1) From a design point of view, ビアは主に2つの部分から成る, 一つは中央の穴です, と他の穴の周りのパッド領域です. これらの2つの部品のサイズは、ビアのサイズを決定する. 明らかに, 高速高密度PCB基板の設計, デザイナーは常にビアホールを小さくすることを望んでいる, より良い, より多くの配線スペースがボードに残ることができるように. 加えて, ビアホールが小さい方, 寄生自体. 静電容量が小さい, 高速回路に適している. しかし, ホールサイズの縮小もコストの増加をもたらす, そして、ビアのサイズは無期限に減少できない. それは穴加工や電気めっきなどのプロセス技術によって制限される, ドリルにかかるほど長く. 長い, 簡単に中央位置から逸脱することです穴の深さが穴の直径の6倍を超えるとき, 穴壁は銅で均一にめっきされることが保証されない. 例えば, 通常の6層PCB回路基板の厚さは約50ミルである, したがって、PCB回路基板メーカーが提供することができる穴直径は、わずか8ミル.
2) the parasitic capacitance of the via hole itself has a parasitic capacitance to the ground. ビアの接地層上の分離孔の直径がD 2であることが知られている場合, ビアパッドの直径はD 1である, PCB基板の厚さはTである, 基板基板の誘電率は, そして、ビアの寄生容量は、およそC : 1.Td 1/(D2-D1) The main effect of the parasitic capacitance of the via on the circuit is to extend the signal The rise time reduces the speed of the circuit. 例えば, 厚さ50ミルのPCB回路基板用, 内径10 mil及びパッド直径20ミルのビアを使用する場合, パッドと接地銅領域との距離は32 milである, この式により、ホールの寄生容量は大まかに近似することができる。.41 x 4.4 x 0.050 x 0.020/(0.032 - 0.020)=0.517 pF, キャパシタンスのこの部分に起因する立ち上がり時間の変化は以下である.2C(Z0/2)= 2.2 x 0.517x(55/2)=31.28 ps. これらの値から, 単一ビアの寄生容量に起因する立ち上がり遅延の影響は、あまり明らかでない, ビアが層の間で切り替わるトレースで複数回使用されるなら, デザイナーは慎重に考慮すべきである.
3) Parasitic inductance of vias Similarly, ビアに寄生寄生容量と共に寄生インダクタンスがある. 高速ディジタル回路の設計, ビアの寄生インダクタンスに起因する損傷は、寄生容量の影響よりも多い. その寄生直列インダクタンスはバイパスコンデンサの貢献を弱めて、全体の電力システムのフィルタリング効果を弱めるでしょう. 単にビアの近似的な寄生インダクタンスを以下の式で計算することができる。.08h[ln(4h/d)+1] where L refers to the inductance of the via, とHはVIAの長さです, Dは中心穴の直径である. 式から、ビアの直径がインダクタンスに小さい影響を及ぼすことが分かる, ビアの長さはインダクタンスに影響を及ぼす. 上記の例を使用する, ビアのインダクタンスは、以下のように計算することができる。.08 x 0.050[ln(4x0.050/0.010)+1]=1.015 nh. 信号の立ち上がり時間が1 nsであるならば, その等価インピーダンスは以下である。/T 10 - 90 = 3.19厘. このようなインピーダンスは、高周波電流が通過すると無視されない. 電源プレーンとグランドプレーンを接続するとき、バイパスコンデンサが2つのビアを通過する必要があるという事実に特に注意しなければならない, ビアの寄生インダクタンスが指数関数的に増加するように.
4) Via design in high-speed PCB circuit board Through the above analysis of the parasitic characteristics of vias, 高速PCB回路基板の設計で見ることができる, 一見単純なビアは、しばしば回路の設計をもたらすでしょう. 大きな負の効果. ビアの寄生効果による悪影響を低減するために, the following can be done in the design:
1. コストと信号品質の両方を考慮する, サイズを通して妥当なサイズを選んでください. 例えば, 6 - 10層のメモリモジュールPCB回路設計のために, 10を使うほうがよい/20ミルビア. いくつかの高密度小型ボード, また、8を使用しようとすることができます/18ミルビア. 現在の技術条件下で, 小さなビアを使うのは難しい. 力または地面のために, より大きなサイズを使用してインピーダンスを減らすことができる.
2. 上述の2つの式は、より薄いPCB回路基板の使用が、ビア12の2つの寄生パラメータを低減するのに有益であると結論付けられる.
3. PCB回路基板上の信号トレースの層を変更しないようにしてください, 即ち, 不要なバイアを使用しないようにしてください.
4. 電源ピンとグランドピンは、近くで掘削されるべきです, そして、ビアとピンの間のリードは、できるだけ短くなければなりません, 彼らはインダクタンスを増加させるので. 同時に, 電力および接地リードは、インピーダンスを減らすためにできるだけ厚くなければならない.
5) Place some grounded vias near the vias of the signal change layer to provide a close loop for the signal. PCB回路基板上に多数の冗長接地ビアを配置することも可能である. もちろん, デザインは柔軟でなければならない. 前に議論されたビアモデルは、各層にパッドがある場合です. 時々, 我々はいくつかの層のパッドを減らすか、あるいは取り除くことができる. 特にビアの密度が非常に高いとき, それは、銅層の回路を分離するブレーク溝の形成につながり得る. この問題を解決する, の位置を移動するに加えて, ビア層にビアを配置することも考えられる. パッドサイズを小さくする