精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
1: プリント基板レイアウトの際、フィルタ回路（フィルター）、絶縁回路、保護回路の入出力ラインが互いにカップリングしないようにしてください。
理由: 上記の回路の入力と出力のトレースが互いに結合すると、フィルタリング、絶縁、保護の効果が弱くなります。
2：プリント基板基板上に「クリーン・グラウンド」インターフェースが設計されている場合、フィルタリングおよび絶縁部品は、「クリーン・グラウンド」とワーキング・グラウンドの間の絶縁帯域に配置されるべきである。
理由: プレーン層を介したフィルタリングやアイソレーション・デバイス間の結合を避け、効果を弱める。
3: 「クリーン・グラウンド 」上には、フィルタリングと保護デバイスを除いて、他のデバイスを置くことはできない。理由：「クリーン・グラウンド」設計の目的は、最小限の界面放射を確保することであり、「クリーン・グラウンド」は外部干渉によって結合されやすいので、「クリーン・グラウンド」上に他の無関係な回路やデバイスを置かないでください。
4: 水晶振動子、水晶発振器、リレー、スイッチング電源、その他の強力な放射デバイスは、ボード・インターフェイス・コネクタから少なくとも 1000 mil 離すこと。
理由: 干渉が直接放射されるか、電流が発信ケーブルに結合して外部に放射される。
5: センシティブな回路やデバイス（リセット回路、WATCHDOG回路など）は、ボードの各エッジ、特にボード・インターフェースのエッジから少なくとも1000mil離してください。
理由: プリント基板インタフェースに近い場所は、外部干渉（静電気など）が最も結合しやすい場所であり、リセット回路やウォッチドッグ回路などの敏感な回路は、システムの誤動作を引き起こしやすい。
6: IC のフィルタリング用コンデンサは、チップの電源端子にできるだけ近い場所に配置する。
理由: コンデンサが端子に近いほど、高周波ループの面積が小さくなり、輻射が小さくなる。
7: 開始端直列整合抵抗は、その信号出力端の近くに配置する。
理由: 始端直列整合抵抗の設計目的は、トレースの特性インピーダンスにチップ出力端の出力インピーダンスと直列抵抗のインピーダンスを加えることである。整合抵抗は、上式を満たすことができない端に配置される。
8: PCB トレースは、直角または鋭角のトレースを持つことはできません。
理由: 直角配線はインピーダンスの不連続を招き、信号の伝達を妨げ、リンギングやオーバーシュートを引き起こし、強いEMI放射を引き起こす。
9: 隣接する配線層のレイヤ設定は極力避ける。やむを得ない場合は、2つの配線層のトレースを垂直にするか、平行トレースの長さを1000mil以下にする。
理由：平行配線間のクロストークを低減するため。
10: プリント基板に内部信号配線層がある場合、クロックなどの主要信号線は内層（優先配線層が望ましい）に敷設する。
理由: 内部配線層にキー信号を配置することで、シールドの役割を果たすことができる。
11: クロックラインの両側にアース線を巻くことを推奨し、アース線は3000milごとに接地する。
理由: パッケージのグランドライン上のすべての点の電位が等しくなるようにする。
12: クロック、バス、高周波ラインなどの主要な信号トレースと、同一層上のその他の並列トレースは、3W の原則を満たすこと。
理由: 信号間のクロストークを避ける。
13: 電流1A以上の電源に使用される表面実装ヒューズ、磁気ビーズ、インダクタ、タンタルコンデンサのパッドは、プレーン層に接続されるビアが2本以下であってはならない。
理由: ビアの等価インピーダンスを下げる。
14: 差動信号線は同一層に、同じ長さで、同じインピーダンスを保つように並列に配線し、差動線間に他の配線を入れない。
理由：差動線路対のコモンモード・インピーダンスを等しくし、耐干渉性を向上させるため。
15: キーとなる信号線は、分割された領域(ビアやパッドによる基準プレーンのギャップを含む)を横切ってはならない。
理由: パーティションを横切る配線は、信号ループの面積を増加させる。
16: リターン・プレーンを横切って信号線を分割することが避けられない場合、信号スパン分割の近くにブリッジ・コンデンサ・アプローチを使用することを推奨する。コンデンサの値は1nFである。
理由: 信号スパンを分割すると、ループ面積が増大することが多い。ブリッジ接地法は、そのために人為的に信号ループを設定している。
17: 基板上のフィルタ（フィルタ回路）の下には、他の無関係な信号トレースを設けない。
理由： キャパシタンスが分散すると、フィルターのフィルター効果が弱まる。
18: フィルタ（フィルタ回路）の入力信号線と出力信号線を平行にしたり、交差させたりしない。
理由: フィルタリング前後のトレース間の直接的なノイズ結合を避けるため。
19: キーとなる信号線と基準面のエッジとの距離は3H（Hは基準面からの高さ）以上とする。
理由：エッジ放射効果を抑制する。
20: 金属シェル接地部品の場合、接地銅は投影領域の最上層に敷設されるべきである。
理由 金属シェルと接地銅間の分布容量により、外部放射を抑制し、イミュニティを向上させる。
21: 単層基板や二層基板では、配線時に「ループ面積の最小化」の設計に注意する。
理由:ループ面積が小さいほど、ループの外部輻射が小さくなり、干渉防止能力が強くなる。
22: 信号線（特にキー信号線）を層間変化させる場合、グランドビアは層間変化ビアホールの近くに設計する。
理由: 信号ループの面積を小さくできる。
23: クロックライン、バス、高周波ラインなど: 強い放射信号ラインはインターフェース信号ラインから遠ざける。
理由: 強輻射信号線が外部信号線とカップリングして外部に放射されるのを避ける。
24: リセット信号線、チップセレクト信号線、システム制御信号線などの敏感な信号線は、インターフェイスや発信信号線から遠い。
理由: インターフェイスから出る信号線は外部干渉を持ち込むことが多く、それが敏感な信号線と結合すると、システムの誤動作の原因になる。
25: PCB基板片面及び両面プリント基板では、フィルターコンデンサーの配線は、まずフィルターコンデンサーでフィルターし、次にデバイスピンへ配線する。
理由: ICに電源を供給する前に電源電圧をフィルターし、ICから電源にフィードバックされるノイズもコンデンサでフィルターする。
26: シングルまたはダブルパネルで、電源ラインが非常に長い場合、3000mil 毎にグランドにデカップリングコンデンサを追加する必要があり、コンデンサの値は 10uF+1000pF である。
理由：電源ラインの高周波ノイズをフィルタリングする。
27: フィルタコンデンサのアース線と電源線はできるだけ太く短くする。
理由： 等価直列インダクタンスはコンデンサの共振周波数を下げ、高周波フィルタリング効果を弱める。
