精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
最も信頼性の高いPCB&PCBAカスタムサービスファクトリー。
PCB技術

PCB技術 - どのような種類のPCBコピーボードを変更するために使用されるスキル?

PCB技術

PCB技術 - どのような種類のPCBコピーボードを変更するために使用されるスキル?

どのような種類のPCBコピーボードを変更するために使用されるスキル?

2021-10-28
View:324
Author:Downs

回路基板コピーボード変換の過程で PCB設計, 異なるソフトウェアプラットホームの間で異なるデータまたはファイル形式のために, プラットフォームやファイル形式を変換するために他のツールを使う必要がしばしばあります. この記事で, 我々は、プロテルからアレグロ変換技術をご紹介します.

cisをキャプチャするためのProtel回路図

protel‐dxp sp 2の新しい機能を使用して,protel‐schematicsの変換を実現した。この機能を通じて,protel schematicsをcisへ直接変換できる。

ここでは、我々は実践を通して要約されているいくつかの予防措置を前方に置く。

1)Protel DXPがキャプチャDSNファイルを出力すると、パッケージ情報は出力されません。キャプチャでは、すべてのコンポーネントのPCBフットプリント属性が空であることがわかります。これは、手動でパッケージ情報をコンポーネントに追加する必要があります。これはまた、変換プロセス全体で最も時間がかかります。パッケージ情報を追加するときは、パッケージの整合性をProtelのPCBデザインで維持することに注意してください。例えば、protelのパッケージがaxial 0である抵抗器。4は後述するパッケージライブラリの変換においてaxial 04に変更されます。これはケイデンスが許可しないからですパッケージ名もう一つの例はDB 9コネクタです。DB 9 RA / FとしてProtelにパッケージ化され、DB 9 RAFに変更されます。したがって、キャプチャのコンポーネントにパッケージ情報を追加するとき、これらの命名の変更を考慮に入れなければなりません。

2)いくつかのデバイスの隠しピンまたはピン番号は、変換プロセス中に失われ、ライブラリ編集方法を使用してキャプチャに追加する必要があります。一般に、ピン数を落とすことが容易なデバイスは、抵抗およびコンデンサのような離散的なデバイスである。

PCBボード

3)pcb階層設計において,モジュール間に接続されたバスは,捕捉に命名される必要がある。そのようなバスがProtelの親設計で名前をつけられたとしても、それは接続を確実にするためにキャプチャで再作成されなければなりません。

4 )パッケージ内の複数の部品を持つデバイスについては、ビット番号の変更に注意してください。例えば、74 LS 00は、プロテルの2つのドアを使用します。そのような情報は変換において失われ、再び追加される必要がある。

基本的に上記の点に注意してください、Protel DXPの助けを借りて、我々はProtel schematicsをキャプチャに変えることができます。更なるプロモーション、これはまた、既存のProtel回路図シンボルライブラリのための方法を提供するキャプチャに変換されます。

第二に、Protelパッケージライブラリの変換

長い間、PCB設計のためのProtelを使用して、我々は常に実際にテストされている巨大なProtelパッケージライブラリを蓄積します。デザインプラットフォームを変更すると、このパッケージライブラリを保持する方法は常に頭痛です。ここでは、我々はorCADのレイアウトを使用し、無料のCadenceツールのレイアウト2アレグロこの作業を完了します。

1) 配置PCBパッケージ Protelの空のPCBで, プロファイラPCB 2でPCBファイルを出力する.8 ASCII形式;

2 )このprotelのPCB 2.8 ASCIIファイルをインポートするためにORCADレイアウトを使用します。

3 )レイアウト2 maxを使用して、生成されたレイアウトの最大ファイルをアレグロBRDファイルに変換します。

4)次に、アレグロのエクスポート機能を使ってパッケージライブラリとパッドライブラリを出力し、Protelパッケージライブラリをアレグロに変換します。

第三に、プロテルPCBのアレグロへの転換

前の2つのステップの基礎で、我々はProtelのPCBからアレグロへの変換を行うことができます。この変換処理は、より正確に設計再生処理である。私たちは、アレグロでProtel PCBレイアウトとルーティングを再現します。

2番目のステップキャプチャによって生成されたアレグロ形式のネットリストは、我々の再生作業の出発点としてアレグロBRDに渡します

2)まずデバイスレイアウトを再現しなければならない。PROTELで出力場所&ピックファイルは、このファイルには、完全なデバイスの位置、回転角度と配置層の情報が含まれます。簡単なマニュアル修正でアレグロの配置ファイルに変換できます。この配置ファイルをアレグロにインポートし、レイアウトを得ることができます。

3)配線情報を復元するため,specctraをブリッジとして用いる。まず、Protelからの配線情報を含むSpecctra DSNファイルをエクスポートします。このdsnファイルでは,次の2点に注意しなければならない。

4)プロトの層ネーミングはアレグロのそれとは異なる。適切な変更を行うには、テキストエディタを使用して注意してください。例えば、プロテルのトップとボトム層は、アレグロでは、これらの2つの層はかつてトップとボトムと呼ばれていた間、トプレーヤとボトムレイヤーです

5)SpecctraでVIAの定義を確認し、アレグロのルールに追加してください。を参照してください。セッション、ワイヤ、ルートファイルを使用できます。それはルートファイルを使用することをお勧めしますし、配線の情報をインポートし、アレグロPCBのレイアウトを再現し、我々はアレグロBRDにPCBのProtelの変換から行われます。


プロテルからアレグロ変換法

今日のIT業界の急速な発展に伴い、ハードウェア機器の要件はますます高くなっている。ハードウェアpcb設計者は,高速で高密度のpcbをいかに設計するかという問題に直面している。として、労働者がうまく仕事をしたい場合は、最初のツールをシャープにする必要があります。これは、ますます多くのPCBデザイナがローエンドのPCB設計ツールを放棄し、Cadenceなどの企業が提供する高性能PCB EDAソフトウェアを選ぶ理由でもある。


しかし、このような変化は必然的にある種の問題をもたらすでしょう。初期の接触と使用のために、中国で多くのProtelユーザーがいます。彼らがCadence高速PCB解決を選ぶとき、彼らはすべて、彼らのprotel設計をcadence PCB設計ソフトウェアに移植する方法の問題に直面します。


このプロセスで遭遇した問題は、2つのタイプに大別されることができます:1つは、デザインが非常に複雑でないということです、そして、PCBデザイナーは配線作業を完了するためにケイデンスCCTの強力な自動ルーティング機能を使用したいだけです第二に、設計は複雑であり、PCB設計者は信頼性ノイズ解析ツールを使用して設計の信号と雑音をシミュレートし、配線網の配線トポロジーを設定する。


最初のケースでは、変換作業は比較的簡単です。あなたはプロトまたはCadenceによって提供されるCCT変換ツールにProtelを使用することができますこの作業を完了します。第2の場合には、作業は比較的複雑であり、この変換の方法を簡単に説明する。


cadence信号対雑音解析ツールの分析対象は、CadenceアレグロのBRDファイルであり、アレグロはその要件を満たすサードパーティネットリストを読むことができる。Protelによって出力されたtelexis形式のネットリストはサードパーティ製のネットリストのアレグロの要件を満たします。そうすれば、あなたはProtelファイルをアレグロに注入することができます。


読者の注意のために2点があります。第一に、アレグロサードパーティのネットリストは、"packageセクションでは第二に、protelでは、バスを表すためにbasname [0:n]の形式を使用し、バスの信号を表すためにbasname [x]を使用します。アレグロサードパーティのネットリストのバスの信号の表現はBAS namexです。読者は直接teltelによってtelexis netlist出力を変更することによってこれらの問題を解決することができます。


アレグロもデバイス記述ファイルデバイスが必要です。サードパーティのネットリストを注入するときのデバイスの各タイプのtxtファイル。形式は以下の通りである。


パッケージ:パッケージタイプ

クラスクラス

pount:整数数

使用:

一般的に使われるアイテムはパッケージ、クラス、pincountです。パッケージはデバイスのパッケージについて説明しますが、アレグロはネットリストにパッケージアイテムを使用し、ネットリストを注入する際にデバイス記述ファイルでこのアイテムを無視します。クラスは、信号対雑音分析のために装置のタイプを決定します。Cadenceは、3つのカテゴリーにICを分割します。pCountは、デバイスのピン数を示します。ほとんどのデバイスでは、これらの3つの項目をデバイスに含めるのに十分です。txtファイル。

サードパーティのネットリストとデバイス記述ファイルを使用すると、私たちは、ネットリストの形でProtelの回路設計をcadence PCBデザインソフトウェアに置き換えることができます。次に、PCB設計者は、高速かつ高密度のPCBsを開発するためにCadence PCBソフトウェアを使用することができる。デザインの強力な機能は、あなた自身のデザインを完了します。

あなたが既にしたならば PCBレイアウト プロテルで働く, アレグロのスクリプト機能は、アレグロでprotclでレイアウトを再現することができます. インテル, PCB設計ersは配置ファイルと選択ファイルを出力できます, には, 回転角度とPCBの上部または下部にある各デバイスの情報. 簡単にこのファイルからアレグロスクリプトを生成することができます. ファイル, このスクリプトを実行します。Place&PickファイルからAllegro Scriptファイルへの変換を完了するC++コードを以下に示します. 著者は、このコードを使用して PCBレイアウト 800以上のデバイスを持つユーザーのアレグロで再生されます.