Hassas PCB İmalatı, Yüksek Frekanslı PCB, Yüksek Hızlı PCB, Standart PCB, Çok Katmanlı PCB ve PCB Montajı.
PCB Blogu
Yüksek hızlı FPGA ile PCB tahtası tasarımının ana noktaları
PCB Blogu
Yüksek hızlı FPGA ile PCB tahtası tasarımının ana noktaları

Yüksek hızlı FPGA ile PCB tahtası tasarımının ana noktaları

2022-03-28
View:157
Author:pcb

As field programmable gate arrays (FPGAs) have evolved into true programmable system-on-chips, tasarlama görevi Bastırılmış devre tahtalarıbu çiplarla daha karmaşık oldu.. Şimdiki devre yoğunluğu milyonlarca kapı ve 6 Gbp'den fazla veri hızları ve diğer düşünceler sistem geliştiricilerinin mekanik ve elektrik tahta seviyesinin tasarlama çabalarına etkiler.. Die, Çip paketi ve devre masası sıkı bir bağlantı sistemi oluşturur, bu sistemde, FPGA fonksiyonunu tamamen fark etmek için, ... PCB tahtası dikkatli tasarlanması gerekiyor.. Yüksek hızlı FPGA tasarımı yaparken, board geliştirmesinden önce ve sırasında birkaç dizayn sorunu düşünmek önemlidir.. These include: reducing system noise by filtering and distributing sufficient power evenly across all devices on the PCB; properly terminating signal lines to minimize reflections; minimizing crosstalk between traces on the board; reducing Effects of ground bounce and Vcc reduction (also known as Vcc sag); correctly matching impedance on high-speed signal lines. Tüm kullanıcılar ve uygulamalar için çok yüksek performans FPGA için IC paketi tasarlayan herkes sinyal integritet ve uygulamalar arasındaki dengeye özel dikkat vermelidir.. Örneğin, Altera's Stratix II GX aygıtları 1'de,508-pin paketi 1'ye kadar çalışıyor..2V ve özelliği 734 standart I/Os and 71 low-voltage differential signaling (LVDS) channels. Ayrıca veri oranlarını 6'ya kadar destekleyen 20 hızlı geçici var..375Gbps. Bu, mimara çok hızlı ağ ve iletişim otobüs standartlarını desteklemesini sağlar., PCI Express ve SerialLite II dahil.

PCB tahtası

İçeri PCB tahtası tasarlama, kullanıcılar karışık konuşmayı iyileştirerek. Sinyal pinler paketlerin içinde dönüş uzunluğunu azaltmak için toprak pinler için mümkün olduğunca yakın yerleştirilmeli., özellikle hızlı hızlı/O. Yüksek hızlı sistemlerde, Kısaca konuşma kaynağı paketin içindeki sinyal yolların arasında etkileyici bir bağlantıdır.. Çıkış değişiklikleri, sinyal güç üzerinden geri dönüş yolunu bulmalı./Yer uçağı. Dönüşteki değişiklikler diğerlerine sesi sebep eden magnetik alanları oluşturur./Çirkin yakınlarında.. Bu durum, sonuçlar aynı zamanda dönüştüğünde artırılır.. Çünkü küçük döngü, daha küçük, Bu yüzden her yüksek hızlı sinyal pin yakınlarındaki güç ya da toprak pinleri paketler yakınlarında benim üzerindeki karışık konuşmanın etkisini azaltır./O pins. Tahtanın maliyetini azaltmak ve bütün sinyal yollarının sistem sinyal integritesini geliştirmek için, careful design and construction of the board material, number of layers (stacking) and layout are required. FPGA'den yüzlerce sinyal göndermek veya tahta çevresinde EDA aletlerinin kullanımını optimize etmek için zor bir görev.. Bazen daha büyük bir FPGA paketi tahta maliyetini azaltır çünkü tahtada ve diğer tahta işleme sınırlarını azaltır..

Yüksek hızlı sinyal yolu üzerinde PCB tahtası, bölümlere çok hassas olan bir tahta izleri tarafından temsil edildi., tahta katları ve tahta bağlantıları arasında. Bu ve diğer bölümler sinyalin sınır hızını azaltır., yansıtmaya neden oluyor. Bu yüzden..., tasarımcılar, karışıklardan uzak durmalı.. Eğer vialar boşa çıkamazsa, mümkün olduğunca kısa sürece. Farklı sinyalleri yönlendirirken, farklı çiftlerin her yoluna aynı yapıyı kullanın; bu sinyal bölümünü ortak modunda kullanarak. Mümkün olursa, normal vial üzerinde kör vial kullanın. Yoksa kökü yüzünden kaybı yüzünden daha az bölüm olacak..
Saat sinyalinin bütünlüğünü geliştirmek için, the following guidelines should be followed: Keep the clock signal on a single board layer as much as possible before it is sent to the board components; Her zaman bir uça ğı referans uçağı olarak kullanır.. Yer uçağının yakınında hızlı sınır sinyalleri gönder impedance kontrolü ve EMI'yi azaltmak için. Görüntüleri küçültmek için saat sinyalini doğrudan sonlandır. Nokta-nokta saat izlerini kullan.

Bazı FPGAs, Stratix II GX ailesi gibi, Çip serisinde sonlandırma dirençleri var./O standartlar. Bu çip dirençleri 25 ohm veya 50 ohm tek bir dirençler olarak ayarlanabilir ve LVTTL'i destekleyebilirler., LVCMOS, ve SSTL-18 ya da SSTL-2 tek sonu/O standartlar. Ayrıca, 100 ohm LVDS ve HyperTransport girişi çip farklı eşleştirme direktörleri destekleniyor. Farklı yolculuğum./Os have on-chip resistors programmable to 100, 120 ya da 150 ohm ve otomatik kalibre ve refleksiteli. Dışarı aygıtlar yerine iç dirençleri kullanmak sisteme birçok faydası var.. On-chip sonlandırması sinyal integritesini ön etkileri silerek ve yayınlama hatlarını etkinleştirir.. On-chip bitirmesi de gerekli dış komponentlerin sayısını azaltır, tasarımcıların daha az dirençleri kullanmasına, daha az tahta izleri, ve daha az tahta alanı. Bu şekilde., dizim basitleştirilebilir, tasarım döngüsü kısayılabilir, ve sistem maliyeti düşürülebilir. Tahtadaki daha az komponentler yüzünden tahta güveniliği de arttırılır.. Tahta tasarımında, mikrostrip ve strip çizgisini düşürmek için birkaç rehberlik var.. Çift strip çizgi düzeni için, Dönüştürme iki katı içi tahtada çalışıyor., iki tarafta voltaj referansı var.. Şu an, Yaklaşık katmanların tüm kabloları, iki sinyal katmanın arasındaki ortamı büyütmek için orthogonal yönlendirme teknolojisini kullanır.. Materiyal kalınlığı, ve her sinyal katı ve yakın referens uçağı arasındaki mesafeyi normalize, ihtiyaç duyulması için.

Tahta yönlendirme katları arasındaki dielektrik katının en azından üç kat daha kalınlığı olan mikrostrip veya strip çizgi yönlendirme rehberleri; davranışlarını önceden simülasyon araçlarını kullanmak için. Use differential instead of single-ended topology for critical high-speed networks to minimize the effects of common-mode noise. Tasarım sınırları içinde, farklı sinyal yolunun pozitif ve negatif parçalarını eşleştirmeye çalışın. Tek son sinyallerin birleşme etkisini azaltmak için, leave appropriate spacing (greater than three times the trace width), or route on different board layers (adjacent layer routing is orthogonal to each other). Ayrıca, bir simulasyon aracı kullanarak uzay ihtiyaçlarını yerine getirmek için iyi bir yoldur.. Sinyal sonlandırmaları arasındaki paralel uzunluğunu azaltın. Aynı zamanda geçiş sesi, saat ve ben/O veri oranları, sinyal yol yükleme ve yükleme sırasında geçici akışların sayısına uyumlu düşürme ile ve sinyal yol yükleme ve yükleme sırasında geçici akışların aynı zamanda arttırılmasıyla. Bu akışlar tahta seviyesinde yeryüzü sıçramasına sebep olabilir., bir saniye yükselmesi/toprak voltasyonu düşüyor./Vcc. Large transient currents from non-ideal power supplies can cause a momentary drop in Vcc (Vcc dip or dip). Aynı zamanda geçiş seslerin etkisini azaltmak için altında birkaç iyi tahta tasarım kuralları verildi.. Kullanmadığını yapılandırın I/Ey çizgiler!. Aynı zamanda geçiş çıkış pinlerin sayısını azaltın ve onları FPGA I boyunca aynı şekilde dağıtın/O section. Yüksek sınır hızı gerekmezse, FPGA çıkışında düşük düşük düşük hızı kullanın. Her kattaki yüksek hızlı izlerin etkilerini yok etmek için çoklu katmanın toprak uçaklarının arasında Vcc'i yerleştirin. Tüm tahta katlarını Vcc'e indirmek ve yere yerleştirmek bu uçakları dirençli ve etkileyici yapar., a şağı kapasite ve gürültüyle düşük etkileme kaynağı sağlayacaktır., ve bu uçaklara yakın sinyal katlarında mantıklı sinyaller geri dönüyor..

Öncelikle, equalization
The high-speed transceiver capabilities of FPGAs make them efficient programmable system-on-a-chip components, Ayrıca tahta tasarımcıları için eşsiz sorunlar sunuyorlar.. Anahtar meselesi, Özellikle düzenle bağlantılı, frekans bağlı bir yayın kaybı, Genelde deri etkisi ve dielektrik kaybı yüzünden. When high-frequency signals are transmitted on conductor surfaces (such as PCB tahtası traces), tellerin kendi etkisi yüzünden deri etkisi oluyor.. Bu etki kablonun etkili yönetim alanını azaltır, sinyalin yüksek frekans komponentlerini. Dijelektrik kaybılar katlar arasındaki dielektrik materyalinin kapasitetli etkisi yüzünden nedeniyor.. Deri etkisi frekans kare köküne eşittir., Diyelektrik kaybı frekansla proporcional olur. therefore, dielektrik kaybı, yüksek frekans sinyali düzenleme için dominant kaybetme mekanizmasıdır.. Veri hızı daha yüksek, deri etkisi ve dielektrik kaybı daha şiddetli. Bağlantının sinyal seviyesini azaltmak 1Gbps sistemi için kabul edilebilir., ama 6Gbps sistemi için kabul edilemez. Ama..., Bugün geçici özellikleri yüksek frekans kanalı bozukluğuna karşılaştırmak için önemli tahmin ve alıcı eşittirmesi için gönderici özellikleri. Aynı zamanda sinyal bütünlüğünü ve izlerin uzunluğunu kolaylaştırmalarını arttırırlar.. Bu sinyal kondiciyon teknikleri standart FR-4 materyallerin hayatını genişletir ve daha yüksek veri oranlarını destekler.. FR-4 materyalinde sinyal verilmesi yüzünden, İzleme uzunluğu 6'da çalıştığında birkaç santimetre sınırlı..375Gbps. Ve önceki empati ve eşittirme onu 40 santimeden fazla uzatabilir.. Programlanabilen ön teftiz ve eşittirme, yüksek performans FPGA'lere birleştirildir., Stratix II GX aygıtları gibi, FR-4 materyallerin kullanımına ve izler uzunluğu gibi rahatlama sınırlarına sağlayan, reducing board costs. Önceden önemli fonksiyon sinyalin yüksek frekans komponentlerini etkili olarak arttırabilir. The 4-tap pre-emphasis circuit in Stratix II GX reduces signal component scatter (spatial spread from one bit to another). Önceden önemsiz devre yüzde 500'ü önemsiz olarak sağlıyor., and each tap can be optimized to 16 levels depending on data rate, İzle uzunluğu ve bağlantı özellikleri. Girdi kazanma sahnesine de, aygıt tahta tasarımcısına 17dB eşittirme seviyesi olmasına izin verir, 16 eşittir sahnelerini kullanarak tahta kaybetmelerini üstün etmek için. Konsert çevresinde eşittirme ve ön emphasi kullanabilir ya da özel bağlantıları özellikle iyileştirmek için. Tasarımcılar sistem çalışırken Stratix II GX FPGAs'deki ön önem ve eşittirme seviyelerini değiştirebilir., ya da kart yapılandırması sırasında bir arka uça ğa veya diğer şasi girdikten sonra. This gives the system designer the flexibility to automatically set the pre-emphasis and equalization levels to predetermined values. Alternatively, Bu değerler, kurulun kaç yere ya da arka uçağa bağlandığı yere dayanarak kararlanabilir..

EMI issues and debugging
EMI caused by a printed circuit board is directly proportional to the change in current or voltage over time, ve devrelerin seri etkisi. Etkileyici board design has the potential to minimize EMI, ama bunları tamamen yok etmez.. "intruder" veya "sıcak" sinyalleri siliyor., Yer uçağına doğru referans ile sinyaller gönderiyoruz., EMI'yi de azaltmaya yardım eder.. , Bugünkü pazarda ortak olan yüzeysel dağ komponentlerinin kullanımı da. Karmaşık hızlı ayıklama ve test etmek daha zorlaştı. PCB tahtası Çünkü bazı geleneksel tahta arızasızma metodları, test sonrası ve "tırnakların yatağı" testeri gibi, bu tasarımlar için çalışmıyor olabilir . Bu yeni hızlı tasarım, sistem programlaması ve FPGA'nin sahip olabileceği özel deneme yetenekleri olan JTAG test araçlarından faydalanabilir.. Designers should use the same guidelines to set the JTAG test clock input (TCK) signal as the system clock. Ayrıca, JTAG tarama zinciri uzunluğunu bir cihazın test veri çıkışı ve başka cihazın test veri girişi arasında en az olarak tutmak önemlidir.. Yüksek hızlı FPGA ile tasarlama başarıyla geniş hızlı tahta tasarım praksisi gerekiyor., FPGA yeteneklerinin, tahta maddeleri ve, tahta düzeni, ve sonlandırma modları. İçeri in şa edilen nakliyatçının özel empati ve eşittirmenin kullanımı da önemlidir.. Yukarıdaki noktalar stabil üretilebilirliği ile güvenilir bir tasarım sağlamak için birleştiriyor.. Bütün bu faktörlerin dikkatli düşünmesi, düzgün simülasyon ve analiz ile birleştirildi, Sürprizlerin ihtimalini PCB tahtası prototipler ve tahta geliştirme projelerinin stresini azaltmaya yardım edecektir..