精密PCB製造、高頻PCB、高速PCB、標準PCB、多層PCB和PCB組裝。
PCB部落格

PCB部落格 - 高速PCB板設計中的串擾分析與控制

PCB部落格

PCB部落格 - 高速PCB板設計中的串擾分析與控制

高速PCB板設計中的串擾分析與控制

2022-03-03
View:507
Author:pcb

本文將介紹抑制和改善訊號的方法, 以及設計策略 PCB電路板 佈局科技. 隨著系統設計複雜性和集成度的大規模提高, 電子系統設計師從事100MHZ以上的電路設計, 母線的工作頻率已達到或超過50MHZ, 有些甚至超過100MHZ. 現時, 大約50%的設計時鐘頻率超過50MHz, 近20%的設計主頻超過120MHz. 當系統在50MHz下工作時, 會出現傳輸線效應和信號完整性問題; 當系統時鐘達到120MHz時, 除非使用高速電路設計知識, 否則 PCB板基於傳統方法設計的s將不起作用. 因此, 高速電路設計科技已成為電子系統設計者必須採用的設計方法. 設計過程的可控性只能通過使用高速電路設計者的設計科技來實現.

PCB板

現時, 日益複雜的電晶體科技使電晶體尺寸越來越小, 囙此,設備的訊號過渡邊緣越來越快, 這導致高速數位電路系統設計領域中的信號完整性和電磁相容性問題日益嚴重. . 信號完整性問題主要包括傳輸線效應, 例如反射, 時間延遲, 鈴聲, 訊號過沖和欠沖, 訊號之間的串擾. 訊號串擾很複雜, 涉及多種因素, 計算複雜且難以控制. 因此, 當今的電子產品設計迫切需要新的理念, 過程, 不同於傳統設計環境的方法和科技, 設計過程和設計方法. EDA科技就是利用電腦作為工具. 設計者使用硬體描述語言VHDL在EDA軟體平臺上完成設計檔案, 然後電腦自動完成邏輯編譯, 簡化, 細分, 合成, 優化, 佈局, 佈線和類比, 直到修改編譯, 特定目標晶片的邏輯映射和程式設計. EDA科技的出現大大提高了電路設計的效率和可操作性,降低了設計者的勞動強度. 使用EDA工具, 電子設計師可以根據概念設計電子系統, 算灋, 協定, 等., 大量的工作可以通過電腦來完成, 從電路設計到電子產品的全過程, 可以設計IC佈局或PCB佈局的效能分析. 在電腦上自動處理. EDA的概念或類別現在被廣泛使用. 包括在機械中, 電子學, 通信, 航空航太, 化學工業, 礦物, 生物學, 醫學, 軍事和其他領域, EDA有很多應用. 現時, EDA科技已廣泛應用於各大公司, 企事業單位, 以及科研和教學部門. 例如, 在飛機製造過程中, 來自設計, 飛行模擬性能測試與特性分析, 可能涉及EDA科技.

Crosstalk Solutions
Crosstalk: It is the coupling between two signal lines, 引起線路雜訊的訊號線之間的互感和電容. 電容耦合引起耦合電流, 感應耦合產生耦合電壓. PCB層的參數, 訊號線之間的距離, 驅動端和接收端的電力特性, 而導線端接方法都對串擾有一定的影響. 隨著科學技術的發展, 電腦的價格越來越低, 效能越來越好, 局域網的傳送速率越來越快, 局域網的傳輸介質也從同軸電纜轉向雙絞線和光纖. 原CAT1, CAT3類, CAT5已發展到當前的CAT5E, CAT6類, CAT6A, CAT7類. 儘管雙絞線的效能不斷提高, 有一個參數像幽靈一樣伴隨著雙絞線, 並配有雙絞線. 發展, 這個參數變得越來越重要. 由於訊號之間電磁場的相互耦合而產生的不良雜訊電壓訊號稱為訊號串擾. 如果串擾超過某個值, 電路可能出現故障,系統將無法正常工作. Solving the problem of crosstalk can be considered from the following aspects:
1) Reduce the conversion rate of the signal edge if possible. 通常, 選擇設備時, 在滿足設計規範的同時,儘量選擇速度較慢的設備, 避免混合不同類型的訊號, 因為快速變化的訊號對緩慢變化的訊號具有潜在的串擾危險.
2) Adopt shielding measures: It is an effective way to solve the problem of crosstalk to provide grounding for high-speed signals. 然而, 包層導致佈線量新增, 使原本有限的佈線區域更加擁擠. 此外, 為了達到預期的地線遮罩目的, 地線上接地點之間的距離非常關鍵, 通常小於訊號變化長度的兩倍. 同時, 地線也會新增訊號的分佈電容, 這會新增傳輸線的阻抗並減緩訊號邊緣.
3) Reasonable setting of layers and wiring: reasonable setting of wiring layers and wiring spacing, 减少並行訊號的長度, 縮短訊號層和平面層之間的距離, 新增訊號線間距, and reducing the length of parallel signal lines (within the key length range), 這些措施可以有效地减少串擾.
4) Setting different wiring layers: Setting different wiring layers for signals of different rates and setting the plane layer reasonably is also a good way to solve crosstalk.
5) Impedance matching: If the near-end or far-end terminal impedance of the transmission line matches the impedance of the transmission line, 串擾的幅度也可以大大降低. 串擾分析的目的是快速發現, 定位並解决PCB實現中的串擾問題. 一般來說,類比工具和環境, 模擬分析和PCB佈局環境相互獨立. 接線完成後, 執行串擾分析以獲得串擾分析, 推導並重新連接了新的接線規則, 然後進行分析和修正. 從模擬分析可以看出,實際串擾結果並不相同, 差距很大. 因此, 一個好的工具不僅應該能够分析串擾, 但也能够將串擾規則應用於路由. 此外, 常規路由工具僅由物理規則驅動, 並且用於控制串擾的路由只能受到物理規則的約束,例如設定線寬和線間距, 平行線的長度. 使用信號完整性分析和設計工具集ICX可以支持真正的電力規則驅動路由. 模擬分析和佈線在一個環境中完成. 可以在類比過程中設定電力規則和物理規則, 並在佈線過程中進行自動計算. 根據計算結果自動校正信號完整性因素,如過沖和串擾. 該接線速度快,真正滿足實際電力效能要求.

Signal Integrity Design for Crosstalk Control
高速 PCB板 設計規則通常分為兩類:物理規則和電力規則. 所謂物理規則是指設計工程師根據物理尺寸指定的某些設計規則, 例如線寬為4Mil, 線間距為4Mil, 平行軌跡的長度為4Mil. 電力規則是指與電力特性或電力效能相關的設計規則, 例如,佈線延遲控制在1ns和2ns之間, 某一特定網絡上的串擾總量 PCB板 線路小於70mV, 等等. 一旦明確定義了物理和電力規則, 可以進一步探索高速路由器. 現時, the high-speed routers based on physical rules (physical rule-driven) on the market include AutoActive RE router, CCT路由器, BlazeRouter路由器和路由器編輯器路由器. 事實上, 這些路由器都是由物理規則驅動的自動路由器. 那就是, 這些路由器只能自動滿足設計工程師指定的物理尺寸要求, 不能直接由高速電力規則驅動. 直接由電力規則驅動的高速路由器對於確保高速設計中的信號完整性非常重要. 設計工程師總是有電力規則,設計規範也是電力規則. 換句話說, 我們的設計必須符合電力規則,而不是物理規則. 最終的物理設計實現必須滿足設計的電力要求. 物理規則只是組件製造商或設計工程師自己對電力規則的轉換. 我們總是希望這種轉換是等價的和一對一的. 事實並非如此. Taking the use of LVDS chips to complete high-speed (up to 777.76Mbps) and long-distance (up to 100M) data transmission as an example, 由於LVDS科技的訊號擺幅為350mV, 通常的設計規範總是要求訊號線上的總線路是串擾值應小於或等於訊號擺幅的20%, 那就是, the total amount of crosstalk is 350mV*20%=70mV, 這是電力規則, 20%的百分比取決於LVDS雜訊容限, 可從參考手冊中獲得 . IS\U合成器, 只要設計工程師指定LVDS訊號線上的串擾值, 接線可以自動調整和優化,以確保滿足電力效能要求, 佈線過程中將自動考慮周圍的所有訊號線. LVDS訊號的影響. 對於由物理規則驅動的路由器, 首先需要進行一些假設分析和考慮. 設計工程師總是認為訊號之間的串擾只取決於平行訊號之間平行線的長度, 囙此,它可以用於高速電路中. 在設計的前端環境中進行一些假設分析. 例如, 您可以假設平行佈線的長度為2.500萬, 然後分析它們之間的串擾. 該值可能不是70mV, 但您可以根據得出的結論進一步調整並聯接線. 如果當平行線的長度為某個值(如7mil)時,訊號之間的串擾值基本為70mV, then the design engineer thinks that as long as the length of the parallel line of the differential line is controlled within the range of 7mil Such electrical characteristics requirements can be met within the range (signal crosstalk value is controlled within 70mV), 囙此,設計工程師獲得了高速 PCB板 實際物理過程中的設計 PCB板 佈局和接線. 傳統的高速路由器都是這種物理尺寸要求可以保證的. 這裡有兩個問題:第一, 正則轉換不是等價的. 第一, 訊號之間的串擾不是由並行訊號之間的記錄道長度决定的, 但也取決於訊號的流向, 平行線段的位置, 還有各種因素,例如匹配的存在或不存在, 在實際實施之前,這可能很難預測,甚至很難完全解釋. 因此, 在這種轉換之後, 無法確保在滿足這些物理規則的同時滿足原始電力規則. 這也是上述高速路由器在滿足規則的情况下仍不能正常工作的一個非常重要的原因. 其次, 轉換這些規則時,幾乎不可能同時考慮多種影響. 例如, 考慮訊號串擾時, 很難同時考慮所有周圍相關訊號線的影響. 這兩種情况决定了基於物理規則的高速路由器在高速、高複雜度的設計中會有很大的問題 PCB板 系統, 和高速 PCB板 基於電力規則的路由器更好. 解决了這個問題. High-speed PCB板-層次和系統層次的設計是一個複雜的過程. 包括訊號串擾在內的信號完整性問題帶來了設計概念的變化, 設計思路, 設計過程和設計方法. 確保快速識別問題, 斷然的, 並在新設計中加以引導,以防止高速系統設計中出現問題,已成為高速系統的主流 PCB板 今天的設計.