Новости PCB - параллельное проектирование на основе FPGA

средняя цифровая частота

по определению, так называемая промежуточная частота означает форму сигнала промежуточной частоты. средняя частота связана с основной полосой и радиосигналом. средняя частота может иметь один или несколько уровней, это мост между основной полосой и радиочастотой.

FPGA

Как показано на рисунке 1, средняя часть частоты реализуется в цифровом виде и называется цифровой средней частотой. цифровые методы промежуточной частоты, как правило, включают преобразование с верхней на нижнюю частоту (DUC / DDC), затухание пиковых факторов (стоимость и фрахт) и цифровое предварительное искажение (DPD).

DUC / DDC

DUC реализует преобразование сигнала основной полосы в сигнал полосы пропускания. The sampling rate of the input complex baseband signal is relatively low, символическая скорость обычной цифровой модуляции. The baseband signal is filtered and then cвverted to a higher sampling rate to modulate to the NCO's IF carrier frequency.

DUC обычно требует завершения формирования импульсов, а затем модуляции несущей частоты на промежуточной частоте для создания аналоговых преобразователей обратной стороны с помощью DAC.

целое спектральное число сигналов основной полосы реализуется фильтром канала, как правило, FIR. интерполяционная часть завершила преобразование частоты дискретизации сигналов и фильтрации, которые могут быть осуществлены через CIC или FIR. Что касается узкополосных сигналов, то, если потребуется преобразование высокой частоты отбора проб, CIC будет весьма уместной и будет лучше FIR с точки зрения производительности или экономии ресурсов.

НСС - это генератор с цифровым управлением, известный также как ДДС, который может использоваться для получения сигналов ортогональной синусоидальной и косинусной несущей частоты, смешивающихся с сигналом основной полосы после интерполяции (увеличение частоты дискретизации) для завершения частотного отклонения.

Основные функции DDC по сравнению с DUC заключаются в следующем:

смещение спектра: полезный спектр спектра для переноса цифровых сигналов ADC с промежуточной частоты на базовую полосу

снижение частоты взятия проб: сокращение частотного переноса данных ADC с высокой степенью отбора проб до соответствующего уровня.

фильтрация каналов: перед отправкой сигнала I / Q на базовую полосу необходимо обработать его.

Фактически, цифровая конверсия широко используется, и она является незаменимой в таких областях, как беспроводная связь, кабельная телевизионная сеть (кабельный модем), цифровое телевизионное вещание (DVB), медицинское оборудование для формирования изображений (ультразвук) и военные.

стоимость и фрахт

сейчас, many wireless communication systems, например WCDMA, WiMAX, in which the frequency signal is usually composed of several independent baseband signals. результирующий сигнал средней частоты имеет более высокое соотношение Пика и Гаусса распределения. In general, the linear region of power amplifier (PA) is limited, рабочий диапазон PA, соответствующий более крупным сигналом средней частоты PAR, уменьшится, resulting in a decrease in PA efficiency. поэтому, it is very important to reduce the PAR of IF signal before PA. Peak factor attenuation (стоимость и фрахт) is used to accomplish this function. Это поможет обеспечить линейность вывода PA, уменьшение внезонного излучения, повышение эффективности усилителя мощности.

В настоящее время в МСФО используются алгоритмы стоимость и фрахт, включая пиковую фиксацию (Clip), пиковую подстройку (пиковое оконтуривание) и снижение пиковых значений (устранение пиковых значений). метод пика является умеренным с точки зрения производительности и достижимости. снижение пиковых значений лучше, чем подстраивание пиков, но для этого требуется больше ресурсов для местной магистрали.

DPD

In wireless communication systems, вывод PA обычно требует высокой линейности для выполнения строгих требований стандартов воздушного интерфейса, while linear amplifier is very expensive. для повышения выходной эффективности усилителя мощности, минимизировать стоимость усилителя мощности, нелинейность PA должна быть исправлена. Pre-distortion processing of the input signal of PA is a good choice.

DPD реализуется в двух категориях: таблица поиска (LUT) и многочлен. преимущества и недостатки обоих алгоритмов показаны в таблице 1.

проектирование цифровых среднечастотных схем на основе параллельной обработки FPGA

преимущества в FPGA

реализация FPGA на цифровых средних частотах

по мере развития таких широкополосных технологий беспроводной связи, как WiMAX / LTE, требования беспроводного оборудования к цифровым средним диапазонам частот также становятся все более высокими. В то же время широко применяются такие многоантенные технологии, как MIMO, и быстро растет число цифровых каналов промежуточной частоты.

для удовлетворения столь большого спроса на широкополосную полосу многие процессоры DSP испытывают трудности с практическим применением, а специальные чипы (ASSP) не обладают достаточной гибкостью. цифровая средняя частота (IF) достигается с помощью FPGA, что позволяет лучше координировать усилия по устранению противоречий между возможностями и гибкостью. В то же время компания "Altera" разработала большое число цифровых ссылок и 3G / 4G приложения IP, что упростило разработку конструктора и сократило проектный цикл.

особенностью этого устройства является возможность быстрого и простого логических отношений между данными.

Проанализировав предыдущую функцию DDC и DUC, мы обнаружили, что основными модулями и операциями DDC / DUC являются фильтр CIC / FIR, NCO, интерполяция / извлечение и смешивание. Эти процессы в основном просты, но они рассчитаны очень быстро и очень подходят для реализации программистами на местах.

С другой стороны, преимущество параллельной структуры по сравнению с процессором ДПП заключается в том, что она является FPGA. После завершения работы над модулем DDC / DUC его можно будет распространить на несколько модулей DDC / DUC с помощью простого копирования. В то же время оборудование ADC / DAC может быть подключено к нескольким каналам DC / DUC, что облегчает поддержку многонесущей (многонесущей) системы.

Однако в некоторых случаях внутренние ресурсы шины ограничены. мультиплексный DDC / DUC может использоваться даже для временного уплотнения и совместного использования цепи DDC / DUC. Конечно, до тех пор, пока производительность шины в пределах допустимого диапазона, рабочие часы цепи должны быть удвоены. "Altera" располагает справочными проектами в поддержку WCDM A, TD - SCDMA и WiMAX.

схемы стоимость и фрахт рассчитаны на основе таких трудоемких схем, как TD - SCDMA, и коэффициент отбора проб колеблется от 61,44 МГц до 92,16 МГц. параллельная обработка на основе FPGA может быть легко завершена.

полином DPD делится на модуль прямого и обратного действия. модуль спереди - это предустановитель, состоящий из нескольких фильтров FIR. Она вполне пригодна для реализации аппаратных средств на FPGA. ядро IP Altera может обеспечить полную поддержку FIR. модуль инверсии предоставляет ссылки на конкретные алгоритмы сближения (например, LMS, RLS и Altera). для RLS, Altera использует разложение QR, что сокращает время сближения и повышает стабильность алгоритма.

ресурсы компании « алтера»

Altera проделала большую работу над ядром IP, control glue logic, логика интерфейса, design tools and processes, справочный проект, in addition to taking into account the actual situation of digital IF applications in device design.

"Altera Cyclone" и "Stratix" существенно увеличили как количество, так и темпы внедрения модулей умножения и сложения для встроенной памяти, а также для программируемых на местах ресурсов оборудования в области FPGATE.

Что касается основных компонентов IP - узлов DSP, то Altera может выполнять функции FIR, NCO, CIC, CORDIC и т.д. Кроме того, в целях обеспечения мультиканального мультиплексирования для интерфейса Avalon ST Altera спроектировала конвертер пакетов данных, который обеспечивает временной и пространственный интерфейс между одним или несколькими каналами Avalon ST и выходом на входе, с тем чтобы обеспечить многократное подключение.

в таких областях, как DPD, Altera Nos II встроенные процессоры могут работать нормально. например, на пути к обратной связи DPD это может помочь пользователям гибко добавлять свои собственные интерполяции. встроенные процессоры Nios II также могут помочь системе в некоторых областях статистики, перераспределения параметров и в других областях управления.

при проектировании средств и процессов сертификации "Altera" продвинулась вперед в процессе комплексного проектирования MATLAB / Simulink + DSP Builder + Quartus II. Как показано на диаграмме 3.

Simulink может также интегрировать ModelSim и встроенный логический анализатор SignalTap II на FPGA, с тем чтобы помочь пользователям в функциональном моделировании и отладке. Кроме того, аппаратные средства в кольце (hardware In Loop, аппаратные средства в кольце) могут помочь пользователям проверить алгоритмы проектирования в реальном аппарате и одновременно ускорить процесс проверки.

справочный проект

WiMAX DUC / DDC

справочный дизайн Altera WiMAX DDC / DUC основан на 1024 точках FFT OFDM, а рабочий диапазон - на 10 МГц. частота пробоотбора базового сигнала составляет 11 424 МСПС, т.е. Частота дискретизации сигналов промежуточной частоты составляет 91,392 МСПС. для перехода от основной полосы к промежуточной частоте потребуется в общей сложности 8 раз изменить частоту взятия проб.

Как отмечалось выше, CIC предназначена для преобразования высокой мощности узкополосной полосы, требующей лишь 8 - кратного преобразования и имеющей полезную ширину полосы пропускания 10 МГц, и поэтому FIR является предпочтительным вариантом фильтрации для извлечения или интерполяции.

При разделении функций мы учитывали реализованные ресурсы и эффективность, разделили фильтры целой формы и интерполяции на три уровня: G (z) отвечает за формирование спектра, как правило, корнелитровый косинусный (РРС) фильтр; Q (z) несет ответственность за двойное извлечение или интерполирование фильтра; P (z) несет ответственность за четырехкратное извлечение или интерполирование фильтра.

Для экономии ресурсов шины на месте, повышения производительности, рабочая частота G (z) была спроектирована для узкого переходного пояса FIR 111 - го порядка. Q (z) секунды, класс 79; п (z) только 39 ступеней и частот их работы. Как показано на рисунке 5, комбинация ответов трех фильтров полностью удовлетворяет требованиям WiMAX (маски).

В ходе реализации шины на месте мы считаем, что фильтры I / Q одинаковы. чтобы сэкономить ресурсы на устройстве, мы используем третий уровень FIR I / Q.

Что касается ддк, то сначала мы смешали сигнал средней частоты 91,392 МСПС с НСС до 182,784 МСПС в ходе двух последовательных циклов, а затем через 3 уровня FIR получили два сигнала I / Q от 11,424 МСПС.

в ДПС темпы работы фиар составляли 22,848 МСПС, 45 696 МСПС и 182 784 МСПС, соответственно. В результате суммирования двух смешанных сигналов IQ был получен пробоотборный сигнал с реальным числом частот 91 392 МСПС.

Что касается многоканального уплотнения / декомпрессии, то мы используем модуль преобразования формата (PFC) Valon ST (Altera) для подключения модулей.

Типичным требованием для базовой станции « вимак» являются две передающие антенны и четыре приемные антенны, которые могут также использоваться для поддержки двух передающих антенн и четырех приемных антенн.

В результате моделирования базового дизайна относительная погрешность DUC (относительная погрешность в созвездии) значительно превосходит установленное значение. например, при скорости 64QAM 3 / 4 RCE был измерен на уровне - 55,29dB. чувствительность к приему ддк и индекс сдерживания соседних путей гораздо лучше, чем ожидалось.

WiMAX стоимость и фрахт

система WiMAX имеет более высокие требования к характеристикам сети стоимость и фрахт. Due to the 64QAM modulation, the Error Vector Amplitude (EVM) requires 3%, which also has stricter requirements for Peak-to-Average Ratio (PAR) and Neighbor Channel Leakage Ratio (ACLR). Altera WiMAX стоимость и фрахт scheme uses the Constrained Clipping algorithm of the Georgia Institute of Science and Technology, из них EVM составляет 3%, PAR Reduction 5dB and very small out-of-band spread.

проектирование цифровых среднечастотных схем на основе параллельной обработки FPGA

проектирование цифровых среднечастотных схем на основе параллельной обработки FPGA

WiMAX - DPD

The mid-frequency bandwidth of WiMAX is more than 10MHz, and adaptive algorithms например LMS/RLS need to be introduced, Это требует, чтобы вся система обладала высокой способностью и гибкостью для обработки DSP DPD модуль. The design requirements can be well met by using Altera's "in-chip processor NIOS II+FPGA hardware co-processing unit".

проектирование цифровых среднечастотных схем на основе параллельной обработки FPGA

Как показано на диаграмме 8, модуль спереди - это предустановитель искажений, состоящий из нескольких фильтров FIR. In the reverse link, мы собрали 64 экземпляра в кеше образцов. In, встроенный процессор Nios может помочь вычислить ввод CORDIC, выполнить разложение QR в ускорителе CORDIC. затем Ниос осуществляет обратное преобразование, чтобы обновить коэффициент фильтра FIR в канале. Using the soft processor NIOS+CORDIC accelerator to complete the upper triangle matrix operation of QRD_RLS is flexible, Мы можем скорректировать количество ускорителей кордик, чтобы увеличить обратное соотношение. Data throughput to the module.