точная сборка PCB, высокочастотная PCB, высокоскоростная PCB, стандартная PCB, многослойная PCB и PCBA.
Самая надежная фабрика по обслуживанию печатных плат и печатных плат.
PCB Блог
Элементы для проектирования панели PCB на больших скоростях FPGA
PCB Блог
Элементы для проектирования панели PCB на больших скоростях FPGA

Элементы для проектирования панели PCB на больших скоростях FPGA

2022-03-28
View:186
Author:pcb

As field programmable gate arrays (FPGAs) have evolved into true programmable system-on-chips, проектная задача печатная платас этими чипами становится всё сложнее. текущая плотность цепи миллионов ворот и скорость данных приемопередатчиков более 6 гб / с, а также другие соображения влияют на конструкцию механического и электрощитового уровней разработчиков системы. смерть, система уплотнения кристаллов и формирования платы, В этой системе, полное выполнение функций FPGA, этот панель PCB требуется тщательное проектирование. при проектировании на больших скоростях FPGA, перед разработкой и в процессе разработки важно рассмотреть несколько вопросов проектирования. These include: reducing system noise by filtering and distributing sufficient power evenly across all devices on the PCB; properly terminating signal lines to minimize reflections; minimizing crosstalk between traces on the board; reducing Effects of ground bounce and Vcc reduction (also known as Vcc sag); correctly matching impedance on high-speed signal lines. Любое лицо, которое проектирует герметизацию IC для высокопроизводительной FPGA, должно уделять особое внимание балансу между полнотой и универсальностью сигналов для всех пользователей и приложений. например, Altera Stratix II GX - устройство в% 1,508 нижний регистр, работа до 1.2V и функция 734 стандарт I/Оs and 71 low-voltage differential signaling (LVDS) channels. Она также располагает 20 высокоскоростными приемопередатчиками, поддерживающими скорость передачи данных до 6..375Gbps. Это позволяет структурам системы поддерживать многие стандарты высокоскоростных сетей и линий связи, включая PCI Express и SerialLite II.

панель PCB

внутри панель PCB проектировать, пользователь может уменьшить последовательные помехи. сигнальный штырь должен быть как можно ближе к заземленному штырю, с тем чтобы уменьшить длину контура в герметичном корпусе, особенно для критической скорости I/O. в скоростной системе, главный источник помех - индуктивная связь между контурами встроенных сигналов. при переключении вывода, сигнал должен найти путь возврата через источник питания/плоскость Земли. изменение тока в контуре вызовет магнитное поле, а следовательно, шум на других I/О - кольцо рядом с выводом. при одновременном переключении вывода ситуация обостряется. Потому что чем меньше цикл, Чем меньше индуктивности, Таким образом, герметизация электропитания или заземления рядом с каждым высокоскоростным выводом сигнала может свести к минимуму влияние последовательных помех на окружающий I/шпилька. для снижения стоимости платы и повышения целостности системного сигнала по всем траекториям сигнала, тщательное проектирование и строительство листов, number of layers (stacking) and layout are required. доставка сотен сигналов из FPGA на схемные платы или платы сопряжена с трудными задачами и требует применения инструмента EDA для оптимизации набора пяток и кристаллов. Иногда небольшие размеры упаковки FPGA могут снизить стоимость тарелок, так как они уменьшают количество слоёв на плите и другие ограничения обработки пластин.

канал высокоскоростных сигналов панель PCB, выразить траекторию траэтория платы, очень чувствительной к прерыванию, например, отверстие между слоем плиты и соединителем доски. Эти и другие прерывания снижают скорость края сигнала, вызывать отражение. поэтому, конструктор должен избегать сквозных отверстий. Если проход неизбежен, сводить к минимуму. разностный сигнал маршрута, для каждого пути к разностной паре используется одно и то же структурное отверстие; Это делает прерывание сигнала из - за проходного отверстия общим модем. если возможно, слепой проход по сравнению с обычным. или использовать обратное бурение, потому что из - за потери корней отверстия меньше прерывается.
повышение полноты тактовых сигналов, следует соблюдать следующие правила: до отправки тактовых сигналов в сборку пластин, по возможности, поддерживать их на одном панелях; Всегда использовать плоскость в качестве исходной. посылать быстрый краевой сигнал по соседней с заземленной плоскостью для управления импедансом и снижения EMI. правильно прекращать часовой сигнал, чтобы свести к минимуму отражение. следить за часами по точкам.

Некоторые FPGA, например, Stratix II GX, иметь поддержку нескольких i/О - стандарт. Эти резисторы на пластинах могут быть установлены как однополюсные резисторы 25 ом или 50 ом и поддерживаться LVTTL, LVCMOS, & один конец SSTL - 18 или SSTL - 2/О - стандарт Кроме того, 100 ОМИ LVDS и сверхпередающий входной опорный лист. дифференциальный приемопередатчик I/операционная система имеет программируемый на 100 листов резистор, 120 или 150 ом, и автоматическая калибровка и отражение. Использование внутренних резисторов вместо внешнего оборудования имеет несколько преимуществ для системы. на полупроводниковой пластине терминал повышает целостность сигнала, устраняя эффект вывода и отрабатывая отражение на линии передачи. терминал на полупроводниковой пластине также может свести к минимуму количество необходимых внешних компонентов, разрешить Конструкторам использовать меньше резисторов, меньше следов платы, & меньше листов в пространстве. такой, макет можно упростить, можно сократить проектный цикл, и можно снизить системную стоимость. из - за меньшего количества компонентов на плите повысилась надежность панели.. проектирование в панелях, для проводки микрополос и полос есть несколько руководящих принципов, направленных на сведение к минимуму помех. для двухполосной схемы:, проводка проходит на двойной внутренней доске, и обе стороны имеют опорную поверхность напряжения. сейчас, во всех проводах соседней фанеры используется метод ортогональной проводки для максимизации диэлектрика между двумя сигнальными слоями. толщина материала, Выровнять расстояние между каждым слоем сигнала и смежной опорной плоскостью, одновременное поддержание необходимого сопротивления.

Руководство по организации проводов в микрополосах или полосах, расстояние между линиями по крайней мере в три раза больше толщины диэлектрического слоя между покрытием листов; имитировать поведение при помощи инструментов моделирования. для ключевых высокоскоростных сетей используйте дифференциальную, а не одностороннюю топологию, чтобы свести к минимуму эффект сопутствующего шума. в пределах проекта, плюсовый вывод пути согласования разностных сигналов. уменьшать эффект связи с односторонним сигналом, leave appropriate spacing (greater than three times the trace width), or route on different board layers (adjacent layer routing is orthogonal to each other). и, использование инструментов моделирования является хорошим способом удовлетворения требований в отношении интервалов. параллельная длина между терминалами свёрнутых сигналов. шум одновременных переходов, часы и я/скорость данных увеличивается с соответствующим уменьшением числа переходов выходной частоты во время разрядки и зарядки сигналов, а также с увеличением переходного тока. Эти токи приводят к отскок каскада, короткий подъём/падение напряжения земли/Vcc. Large transient currents from non-ideal power supplies can cause a momentary drop in Vcc (Vcc dip or dip). ниже даны несколько хороших правил проектирования платы, чтобы помочь уменьшить влияние этих переходных шумов. Настройка неиспользованного I/О - выводной вывод и драйвер на низкую позицию, чтобы уменьшить наземный отскок. свертывание и одновременное преобразование количества выводных пяток и их равномерное распределение по всему FPGA I/часть о. когда не требуется высокая пограничная скорость, использование низкой скорости преобразования на выходе FPGA. поместить Vcc между многослойной плоскостью приземления, чтобы устранить влияние высокоскоростных траекторий на все слои. использовать все пластины для Vcc и заземления, чтобы эти плоскости имели характеристики сопротивления и индуктивности, предоставить источник низкой индуктивности с низкой емкостью и шумом, Возвращает логический сигнал на том же уровне сигнала, что и эти плоскости.

предварительный утяжеление, equalization
The high-speed transceiver capabilities of FPGAs make them efficient programmable system-on-a-chip components, Но они также создают особые проблемы для конструкторов Совета директоров.. ключевые вопросы, особенно в связи с раскладкой, потеря от передачи, в основном из - за эффекта кожи и диэлектрических потерь. When high-frequency signals are transmitted on conductor surfaces (such as панель PCB traces), скин - эффект вызван самочувствием провода. этот эффект уменьшает площадь эффективной проводимости проводов, высокочастотная составляющая затухающего сигнала. диэлектрические потери вызваны ёмкостным эффектом межпластового диэлектрика. эффект кожи прямо пропорциональн квадратному корню частоты, А диэлектрические потери прямо пропорциональны частоте; поэтому, диэлектрический износ - главный механизм потери на затухание высокочастотных сигналов. Чем выше скорость передачи данных, Чем сильнее скин - эффект и диэлектрические потери. для системы 1гбпс снижение уровня сигнала на цепи приемлемо, Но система 6Gbps неприемлема. Однако, передатчик сегодня выполняет функцию предварительного усиления передатчика и выравнивания приёмника для компенсации искажений высокочастотного канала. Они также улучшают целостность сигнала, облегчают ограничение длины следа. Эти методы регулирования сигналов продлевают срок службы стандартного материала FR - 4 и поддерживают более высокие темпы обработки данных. затухание сигнала в файле FR - 4, при эксплуатации при температуре 6°C разрешенная длина линии ограничивается несколькими дюймами.375Gbps. предварительное усиление и выравнивание могут растягивать его более чем на 40 дюймов. программируемая предварительная доработка и выравнивание в некоторые высокопроизводительные FPGA, например, оборудование Stratix II GX, Это позволяет использовать материал FR - 4 и ослабить раскладку, например длина линии, Снижение себестоимости правления. функция предварительного увеличения может эффективно повышать высокочастотную составляющую сигнала. The 4-tap pre-emphasis circuit in Stratix II GX reduces signal component scatter (spatial spread from one bit to another). предварительно отягчающая схема, Каждая откачка может быть оптимизирована до 16 уровней в зависимости от скорости данных, длина траектории и характер цепи. Помимо входного каскада усиления, устройство позволяет Конструкторам платы балансировать уровень 17db, использовать любой из 16 уровней выравнивания для преодоления потерь платы. выравнивание и предыстория могут использоваться для согласования условий или оптимизации отдельных каналов связи. Конструкторы могут изменять уровень предварительной загрузки и выравнивания в Stratix II GX FPGA при эксплуатации системы, или после вставки карточки в панель или другой корпус. Это позволяет Конструкторам системы гибко автоматически устанавливать уровень предварительного увеличения и выравнивания как заданное значение. или, Эти значения могут быть определены по динамике гнезда для вставки доски в корпус или панель.

EMI issues and debugging
EMI caused by a printed circuit board is directly proportional to the change in current or voltage over time, последовательная индуктивность схемы. эффективное проектирование платы может снизить EMI до минимума, но не обязательно. устранение сигналов "вторжения" или "теплоты", и посылать сигнал в надлежащей плоскости земли, Это также поможет уменьшить EMI. , использование общих поверхностных сборок на рынке также является одним из способов сокращения EMI. отладка и проверка сложных высокоскоростных систем становятся все более трудными панель PCB из - за некоторых традиционных методов отладки плит, тестер типа зонд и "гвоздь - кровать", не может быть применено к этим конструкциям . Это новое высокоскоростное проектирование может быть произведено с использованием инструментов JTAG, а также возможностей для программирования и встроенных тестов в систему FPGA.. Designers should use the same guidelines to set the JTAG test clock input (TCK) signal as the system clock. Кроме того, Важно сохранить минимальную длину сопровождения в цепи сканирования JTAG между выводом тестовых данных одного устройства и вводом тестовых данных другого устройства. для успешного проектирования встроенной высокоскоростной, и углубленное понимание функций FPGA (например, вывод выводок на выводе), доска и штабель, компоновка платы, & Режим завершения. Также важно правильно использовать встроенный приемопередатчик. в сочетании с вышесказанным обеспечивается надежное проектирование и стабильность производства. тщательно рассмотреть все эти факторы, сочетание надлежащих моделей и анализов, можно уменьшить вероятность случайности панель PCB прототип поможет уменьшить нагрузку на проекты, разрабатываемые Советом директоров.