정밀 PCB 제조, 고주파 PCB, 고속 PCB, 표준 PCB, 다중 계층 PCB 및 PCB 조립.
1. PCB 보드를 선택하는 방법?
PCB 시트의 선택은 설계 요구 사항을 충족하고 확장성과 비용 사이에 균형을 잡아야 합니다.설계 요구 사항은 전기 및 기계 부품을 포함합니다.이 물질 문제는 매우 고속 PCB 보드 (주파수 GHz보다 큰) 를 설계할 때 종종 중요합니다.
예를 들어, 오늘날 일반적으로 사용되는 FR-4 재료의 여러 GHz 주파수에서 절전성 손실은 신호 감소에 상당한 영향을 미칠 수 있으며 적용되지 않을 수 있습니다.전기 목적으로, 절전성 상수 및 절전성 손실이 설계된 주파수에 적합한지 여부를 주목하는 것이 중요합니다.
2. 고주파수 간2 방지하는 방법?
고주파수 방해를 피하는 기본적인 아이디어는 크로스스고고트고주파수 신호 전자기장의 방해를 최소화하는 것입니다.고속 신호와 아날로그 신호 사이의 거리를 증가시킬 수 있거나 아날로그 신호 옆에 그라운드 가드 / 셔트 트레이스를 추가할 수 있습니다.또한 아날로그 지상 소음에 대한 디지털 방해를 참고하십시오.
3. 고속 디자인에 있는 신호 무결성 문제를 해결하는 방법?
신호 무결성은 기본적으로 임피던스 일치하는 문제입니다.임피던스 일치에 영향을 미치는 요인에는 신호 소스와 출력 임피던스의 구조, 라인의 특성 임피던스, 로드 사이드의 특성, 라인의 토폴로지 아키텍처 등이 포함됩니다. 해결책은 경로를 조정하는 종말과 토폴로지입니다.
4. 차분 분포는 어떻게 구현되나요?
차분 쌍 배선에 주목해야 할 두 가지 점이 있습니다. 하나는 두 개의 선이 가능한 한 길어야한다는 것이고, 다른 하나는 차분 임피던스에 의해 결정되는 두 개의 선 사이의 거리가 일정되어 있어야한다는 것입니다.병렬한 방법은 두 가지 있으며, 하나는 같은 옆에 두 개의 선을 걸으며, 다른 하나는 다음 두 레벨에서 두 개의 선을 걸으는 것입니다.일반적으로, 이전 부분(부분 부분, 부분 부분)은 더 많은 방법을 구현합니다.
5. 단 하나의 출력을 가진 시계 신호 선을 위한 차분 배포를 달성하는 방법?
소스와 수신기도 차분 신호라는 분포를 사용하는 것은 의미가 있습니다.It is meaningful to use a differential distribution that both the source and the receiver are also differential signals.따라서 차분 분포는 하나의 출력만 가진 시계 신호에 사용할 수 없습니다.
6. 일치하는 저항은 수신 끝에 차분 쌍 사이에 추가될 수 있습니까?
수신 끝에 있는 차분 선 수수개 사이의 일치하는 저항은 일반적으로 추가되며 차분 임피던스의 값과 동일해야합니다.이것은 신호 품질을 향상시킬 것입니다.
7. 왜 차이 쌍의 배선이 가까이고 병렬합니까?
차이배의 배선은 적절히 가까이하고 병렬해야합니다.적절한 가까움은 이러한 거리가 차분 임피던스의 값에 미치는 영향으로 인해 발생하며, 이는 차분 쌍을 설계하는 중요한 매개 변수입니다.Parallel은 또한 차분 임피던스의 일관성을 유지하기 위해 필요합니다.두 개의 선이 가까운 또는 멀리 있다면 차분 임피던스가 일관되지 않으며 신호 무결성과 시간 지연에 영향을 미칠 것입니다.
8. 실제 배선에 있는 일부 이론적 충돌을 처리하는 방법
기본적으로 모듈/번호 파티션을 분리하는 것이 올바른다.신호 경로는 가능한 한 많은 신신호를 건너서는 안되며 전원 공급 장치와 신호의 반환 전류 경로는 너무 크지 않아야한다는 것을 주목하는 것이 중요합니다.
크리스탈 진동은 아날로그 긍정적 인 피드백 진동 회로입니다.안정적인 진동 신호를 얻기 위해서는 루프 이득과 단계의 사양을 충족해야합니다.아날로그 신호의 진동 사양은 방해에 취약하며, 지상 보호 추적에도 불구하고, 방해는 완전히 고립되지 않을 수 있습니다.또한 지상의 소음은 너무 멀리 떨어진 긍정적 인 피드백 진동기 회로에 영향을 미칩니다.따라서 크리스탈 진동을 칩에 가까이 유지하는 것이 중요합니다.
실제로, 고속 케이블링과 EMI 요구 사항 사이에 많은 충돌이 있습니다.그러나 기본적인 원칙은 EMI에 의해 추가된 저항 용량이나 페라이트 구슬 때문에 신호의 일부 전기 특성이 사양에 부합할 수 없다는 것입니다.따라서 내부로 들어가는 고속 신호와 같은 EMI 문제를 해결하거나 줄이기 위해 먼저 라우팅 및 PCB 오버레이 기술을 사용하는 것이 가장 좋습니다.마지막으로, 저항 용량 또는 페라이트 신신호에 대한 손상을 줄이기 위해 사용됩니다.
9. 고속 신호를 위한 수동과 자동적인 배선 사이의 충돌을 해결하는 방법?
더 강력한 배선 소프트웨어를 갖춘 대부분의 자동 배선 장치는 이제 더 더 더 강력한 배선 소프트웨어를 갖춘 대부분의 자동 배선 장치는 감기 방법과 통과된 구멍 수를 제어할 수 있는 제한EDA 회사는 때로는 매우 다른 EDA 엔진 기능과 제한 설정을 가지고 있습니다.예를 들어, 예 예예 예예를 들어 예예예를 들어 예예예를 제어하는 방식을 제어하는 데 충분한 제한이 있는지 여부, 예예예를 제어하는 데 충분한 제약이 있는지 여부, 선의 차이성 예 예 예를 들어, 선의
이것은 자동 배선이 나오는 방식이 디자이너의 마음과 일치하는지 여부에 영향을 미칠 것입니다.또한, 수동으로 배선을 조정하는 어려움은 또한 감기 엔진의 능력과 절대적으로 관련이 있습니다.예를 들어, 라인의 압력 용량, 구멍의 압력 용량, 구리 코팅을 위한 라인의 압력 용량 등.따라서 강한 감기 엔진을 가진 배선 라우터를 선택하는 것이 해결책입니다.
10. 시험 쿠폰에 대해.
테스트 쿠폰은 생산된 PCB 보드의 특성 임피던스가 설계 요구 사항을 충족하는지 측정하기 위해 사용되는 TDR (Time Domain Reflectometer)입니다.일반적으로, 제어되어야 할 임피던스는 단일 라인과 차분 쌍입니다.따라서 테스트 쿠폰의 선 폭과 간격 (차분 페어링)은 제어할 선과 동일해야합니다.
가장 중요한 것은 측정할 때 지상 지점의 위치입니다. 지상 지도의 인지지지턴스를 줄이기 위해 TDR 프로브는 프로브 끝에 매우 가까이 지상되어 있으므로 신호가 측정되는 테스트 쿠폰의 지점의 거리와 방식은 사용된 프로브와 일치해야합니다.
11. 고속 PCB의 디자인에서, 신호 층의 빈 지역은 구리로 코팅될 수 있으며, 어떻게 여러 신호 층의 구리 코팅이 지상 및 전원 공급에 배포되어야 합니까?
일반적으로 빈 지역에 있는 구리 예금물의 대부분은 지상되어 있습니다.구리가 고속 신호 선 옆에 구리를 적용할 때만 구리 코팅과 신호 선 사이의 거리에 주의하십시오. 구리 코팅은 선의 특성 임피던스를 조금 줄일 것입니다.또한 이중 스트립 라인을 구조할 때와 같이 층의 특성 임피던스에 영향을 미치지 않도록 조심하십시오.
12. 전력 평면 위의 신호 선은 마이크로 스트립 선 모델을 사용하여 특성 임피던스를 계산하기 위해 사용될 수 있습니까?전원 공급과 지상 표면 사이의 신호를 스트립라인 모델을 사용하여 계산할 수 있습니까?
예, 전력 평면과 지상 평면은 특성 임피던스를 계산할 때 참조 평면으로 고려되어야합니다.예를 들어, 4층 플레이트: 상단-전력-층-바닥, 이 경우 상단 라인의 특징 임피던스의 모델은 전력 플레인을 참조 플레인으로 가진 마이크로 스트립 라인 모델입니다.
13. 고밀도 인쇄된 보드에 소프트웨어에 의해 자동으로 생성된 시험 점은 일반적으로 대량 생산의 시험 요구 사항을 충족시킬 수 있습니까?
일반 소프트웨어에 의해 자동으로 생성된 테스트 포인트가 테스트 요구 사항을 충족하는지 여부는 테스트 포인트를 추가하는 사양이 테스트 도구의 요구 사항을 충족하는지 여부에 달려야 합니다.또한 경로가 너무 또또한 테스트 포인트를 추가하는 사양이 엄격하다면 라인의 각 세그먼트에 테스트 포인트를 자동으로 추가할 수 없을 수 있습니다. 물론 테스트하고 싶은 곳을 수동으로 완료해야 합니다.
14. 테스트 포인트를 추가하는 것은 고속 신호의 품질에 영향을 미치나요?
신호 품질이 영향을 받는지 여부는 테스트 포인트가 얼마나 빠르게 추가되고 신호가 얼마나 빠르는지에 따라 달라집니다. 기본적으로 추가 테스트 포인트 (테스트 포인트로 통해 또는 DIP 핑을 사용하는 대신) 을 온라인으로 추가하거나 라인의 작은 부분을 라인에서 시작할 수 있습니다.첫 번째는 온라인으로 작은 작작은 용량기를 추가하는 것과 동등하며, 후자는 지점입니다.
이 두 조건은 신호의 주파수 속도와 가장자리 속도에 따라 고속 신호에 얼마나 많은 영향을 미치는지 또는 얼마나 적은 영향을 미치게 될 것입니다.충격의 크기는 시뮬레이션으로 결정할 수 있습니다.원칙적으로 테스트 포인트가 작을수록 더 나은 (그리고 물론 테스트 도구의 요구 사항을 충족시키기 위해) 지점이 짧을수록 더 나은.
15. 몇몇 PCB는 시스템을 형성합니다.보드 사이의 지상 철사는 어떻게 연결되어야 합니까?
PCB 보드 사이의 신호 또는 전원 공급이 서로 연결되어 있을 때, 예를 들어 A 보드가 전원 공급 또는 신호를 B 보드로 보내는 경우, 지상에서 A 보드로 동일한 양의 전류가 흐르어야합니다 (이것은 Kirchoff 현재 법칙입니다).이 형성의 전류는 가장 낮은 임피던스를 가진 곳으로 돌아갑니다.
따라서 전원이나 신호가 연결되어 있든 각 인터페이스에서 형성에 할당된 핀 수는 형성의 소음을 줄일 수 있는 임피던스를 줄이기 위해 너무 작지 않아야합니다.또한 전체 전류 루프, 특히 전류의 더 큰 부분을 분석하고, 전류의 움직임을 제어하기 위해 계층이나 지상 선의 연결을 조정할 수 있습니다 (예를 들어, 대부분의 전류가 이 위치에서 움직이도록 어디서나 낮은 임피던스를 만들기 위해), 그리고 다른 더 민감한 신호에 대한 영향을 줄일 수 있습니다.
16. 고속 PCB 디자인에 대한 외국 기술 책과 데이터를 소개할 수 있습니까?
고속 디지털 회로는 이제 통신 네트워크와 컴퓨터와 같은 분야에서 사용됩니다.통신 네트워크의 측면에서, PCB 보드는 GHz 이상과 이하의 주파수에서 작동하며, 내가 아는 것처럼 최대 40 층이 있습니다.계산기 관련 애플리케이션은 또한 PC 또는 서버와 같은 보보보드의 최대 작동 주파수가 400 MHz 이상에 도달했던 계계계계계산기 또는 서버와 같은 계계계계산기 관련 애플리케이션의 발전으로 인해 발생합니다.
이 고속 및 고밀도 배선 수요에 응답하기 위해, 눈이 이 이 이 눈이 이 이 이 이 이 고속 및 고밀도 배선 요구 사항은 점점차적으로 증가하고 있습니다.이러한 설계 요구 사항은 제조업체에 의해 대량으로 제조됩니다.
17. 2개의 일반적으로 언급된 특성 임피던스 공식:
마이크로 스트립 Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)], W는 선 폭이고, T는 선의 구리 피부 두께, H는 선에서 참조 평면까지의 거리이고, Er는 PCB 판 재료의 절전성 상수입니다.
이 공식은 0.1<(W/H)<2.0 및 1<(Er)<15이어야 합니다.
스트립 라인 Z=[60/sqrt(Er)]ln{4H/[0.67 pi(T+0.8W)]} 여기서 H 는 두 개의 참조 평면 사이의 거리이며 라인은 두 개의 참조 평면 중간에 있습니다.이 공식은 W/H < 0.35 및 T/H < 0.25 때 사용해야 합니다.
18. 차분 신호 선 사이에 지상 선을 추가할 수 있습니까?
일반적으로, 차분 신호의 중간에 지상 철사가 없습니다.차분 신호의 가장 중요한 응용 원칙은 유량 취소와 소음 면역과 같은 차분 신호 사이의 결합의 이점을 활용하는 것입니다.중간 지상선이 추가되면 결합 효과가 파괴됩니다.
19. 단단한 베니어 디자인은 특별한 디자인 소프트웨어 및 명세를 요구합니까?중국에서 이러한 종류의 인쇄 회로판을 어디서 처리할 수 있습니까?
유연한 인쇄 회로는 일반적인 PCB 설계 소프트웨어로 설계될 수 있습니다.또한 Gerber 형식으로 FPC 공급자에게 제조됩니다.제조 과정은 일반적으로 PCB와 다르기 때문에 각 제조업체는 제조 능력에 따라 최소 라인 폭, 최소 라인 간격 및 최소 통로에 대한 자체 **를 가지고 있습니다.또한, 유연한 회로 보드는 구리 시트를 또또한 또또또한 또또또한 구리 시트를 또한 또한 또또한 구리 시트를 또한 또한 또또한 또한 구리 시트를 또또한 구부분의 구리 시제조업체에 대해서는 키워드 제제제조업체가 찾을 때 온라인 "FPC"를 찾아야합니다.
20. PCB가 주택에 접지 된 지점을 제대로 선택하는 원칙은 무엇입니까?
PCB와 PCB PCB 및 PCB PCB 및 PCB PCB 및 PCB PCB 및 PCB PCB 및 PCB PCB 및 PCB PCB 및 PCB PCB 및 PCB PCB 및 PCB PCB 및 PCB PCB 및 PCB 및 PCB 및 PCB 및 PCB 및 PC예를 들어, PCB의 층은 보통 고주파수 장치 또는 시계 발전기 근처의 고정 나사로 전전체 전류 루프의 영역을 최소화하기 위해 전전전자자기 방사선을 줄이는 전류 루프 전체 루프의 영역을 최소화하기 위해 예를 들어 예를 고주파수 장치 또는 시계 발
21. DEBUG는 어떤 측면에서 시작해야 합니까?
디지털 회로에 관해서는 먼저 결정해야 할 세 가지 사항이 있습니다.
1. 모든 힘 값이 디자인 요구 사항까지 있는지 확인하십시오.여러 전원을 가진 일부 시스템은 특정 전원의 상승의 순서와 속도의 사양을 요구할 수 있습니다.
2. 모든 시계 신호 주파수가 제대로 작동하고 있고 신호의 가장자리에 비 단순한 문제가 없는지 확인하십시오.
3. 재설정 신호가 사양을 충족한지 확인하십시오.이것이 정상이라면 칩은 첫 번째 사이클을 신호해야 합니다.다음은 시스템과 버스 프로토콜의 작동 원리에 따라 디버그합니다.
22. 고정 회로 보드 크기의 경우, 더 많은 기능이 디자인에 수용되어야 하는 경우, PCB의 라인 밀도를 증가시키는 것이 종종 필요합니다.그러나 이것은 선 사이의 간그러그러를 증가시킬 수 있으며, 너무 미세한 선은 임피던스가 감소하는 것을 방지할 수 있습니다.고속 (> 100MHz) 고밀도 PCB 설계의 기술에 대한 전문가를 참조하십시오.
고속 및 고밀도 PCB를 설계할 때 크로스스크크크 방해는 타이밍과 신호 무결성에 상당한 영향을 미치기 때문에 특별한 관심이 필요합니다.주목해야 할 몇 가지 사항은 다음과 같습니다.
라인 특성 임피던스의 연속성과 일치를 제어합니다.
선 간격의 크기입니다.The size of the line spacing.선 폭의 두 배가 보통 볼 수 있습니다.시뮬레이션은 시간계열과 신호 무결성에 대한 라인 간격의 영향을 알아내고 가장 작은 허용 가능한 간격을 찾기 위해 사용될 수 있습니다.다른 칩 신호의 결과는 다를 수 있습니다.
적절한 터미널 모드를 선택합니다.
인접한 상층과 하층과 같은 방향으로 가는 것을 피하거나 심지어 상층과 아래로 정확히 이이이러한 종류의 크로스스토크가 인접한 상층과 하층보다 크기 때문에 상층과 하층과 같은 방향으로 가는 것을 피하십시오.
Blind/buried via 라인 영역을 증가시키기 위해 사용됩니다.그러나 PCB 보드 생산의 비용은 증가할 것입니다.실제 실행에서 완전한 병렬과 동일한 길이를 달성하는 것은 정말 어렵지만 가능한 한 많은 것을 시도하십시오.
또한, 차이와 공통 모드 터미널은 타이밍과 신호 무결성에 미치는 영향을 완화하기 위해 예약될 수 있습니다.
23. 아날로그 전원 공급에 필터링은 종종 LC 회로에 의해 이루어집니다.그러나 LC는 때로는 RC보다 효과적이지 않는 이유는 무엇입니까?
LC 및 RC 필터를 비교하면 필터링할 대역과 인필필턴스 값의 선택이 적절한지 여부를 고려해야 합니다.인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인전원 공급 장치의 소음 주파수가 낮고 인전전턴스 값이 충분히 크지 않으면 필터 효과가 RC만큼 좋지 않을 수 있습니다.그러나 RC 필터를 사용하는 비용은 저항 자체가 에너지를 소비하고 비효율적이며 선택된 저항이 견디 수 있는 전력에 주의합니다.
24. 유감은 필터링을 위해 선택됩니다. 용량 값의 방법은 무엇입니까?
인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인인LC 출력이 즉시 큰 전류를 출력할 수 있는 기회가 있다면, 인인인인LC인인LCLC LC 출력이 인LCLC LC 출력이 인LCLC LC 출력을 통해 큰 전류가 인LC LC 인LC LC 출력을 통해 큰 전류가 인LC LC LC 출력을 통
용량 값은 허용 가능한 파동 소음 사양 값의 크기와 관련되어 있습니다.리플 노이즈 값이 작아질수록 용량 값이 더 크습니다. 용량 ESR/ESL도 효과가 있습니다.또한 LC가 스위치 조절 전력의 출력에 배치되면 LC가 생성하는 극/제로의 부정적인 피드백 제어 루프의 안정성에 미치는 영향에 주의하십시오.
25. 너무 많은 비용 압력을 초래하지 않고 가능한 한 EMC 요구 사항을 충족하는 방법?
PCB 보드에 대한 EMC의 비용은 보통 보호 효과를 향상시키기 위해 층의 수를 증가시키고 페라이트 구슬과 소크와 같은 고주파 조화 장치의 억제로 인해 발생합니다.또한 다른 기관의 보호 구조는 전체 시스템이 EMC 요구 사항을 통과할 수 있도록 보통 필요합니다.다음은 회로에서 생성되는 전자기 방사선 효과를 줄이기 위해 PCB 보드 설계에 대한 몇 가지 팁입니다.
신호의 고주파수 구성 요소를 줄이기 위해 가능할 때마다 더 느린 신호 경향 (스신신신 속도)을 가진 장치를 선택하십시오.
고주파수 장치의 배치에 주의를 기울이고 외부 연결관에 너무 가까이 가지 마십시오.
고속 신호, 라인 레이어 및 고주파 반사와 방사선을 줄이기 위해 반환 전류 경로의 임피던스 일치를 주목하십시오.
각 장치의 전원 전전전원 층과 지상의 소음을 완화하기 위해 충분한 분리 용량을 각 장치의 전원 핀에 넣습니다.특별히 주의를 기울여야 합니다 주파수 응답 및 온도 특성의 설계 요구 사항을 충족합니다.
외부 커외부 커외외커외외부 커외외부 커외외부 커외외부 커외외 외부 커외외 외부 커외외터 외 외부 커외외외 외 커외터 근 외 커외부 외
Groundguard/Shunt 트레이스는 매우 고속 신호와 함께 적절하게 사용할 수 있습니다.그러나, 선 특성 임피던스에 대한 가드 / 그러스트 트레이스의 영향을 주목하는 것이 중요합니다.
전력 층은 형성에서 20H를 전전력 층과 형성사이의 거리입니다.The power layer is retracted 20H from the formation, and H is the distance between the power layer and the formation.
26. PCB 보드에 1개 이상의 디지털/아날로그 기능 블록이 있을 때, 일반적인 관행은 디지털/아날로그 단위를 분리하는 것입니다.이유는 무엇입니까?
디지털/아날로그 분리의 이유는 디지털 회로가 높은 잠재력과 낮은 잠재력 사이를 전환할 때 전원 공급과 지상에서 소음을 생성하기 때문입니다.소음 수준은 신호의 속도와 전류와 관련이 있습니다.지상 수준이 분할되지 않고 디지털 영역 회로에서 생성되는 소음이 크고 아날로그 영역의 회로가 매우 가까운 경우, 디지털과 아날로그 신호가 교차되지 않더라도 아날로그 신호는 여전히 지상 소음에 의해 방해됩니다.즉, 디지털-아날로그 분할되지 않은 방법은 아날로그 회로의 영역이 많은 소음을 생성하는 디지털 회로의 영역에서 멀리 떨어진 경우에만 사용할 수 있습니다.
27. 또 다른 방법은 디지털/아날로그 신호가 별도로 배치되고 디지털/아날로그 신호의 선이 서로 교차되지 않도록 보장하는 것입니다. 따라서 전체 PCB 바닥이 나누지 않고 디지털/아날로그 모듈이 이 평면에 연결되어 있습니다.왜?
디지털-아날로그 신호가 교차할 수 없는 요구 사항은 조금 더 빠른 디지털 신호의 반환 전류 경로가 선 하단 근처의 디지털 신호의 소스로 돌아가려고 시도하는 것입니다.디지털-아날로그 신호가 교차되면 반환 전류에 의해 생성되는 소음은 아날로그 회로의 영역에 나타납니다.
28. 고속 PCB 설계 계획 설계에서 임피던스 일치를 고려하는 방법?
임피던스 일치는 고속 PCB 회로의 설계의 핵심 요소 중 하나입니다.그러나, 임피던스 값은 표면 층 (마이크로 스트립) 또는 내부 층 (스트립라인 / 더블 스트립라인), 참조 층 (전력 층 또는 층) 에서 거리, 여행 라인의 폭, PCB 재료 등과 같은 여행 모드와 절대적인 관계가 있습니다.즉, 임피던스 값은 배선 후에만 결정할 수 있습니다.
일반적인 시뮬레이션 소프트웨어는 선 모델이나 사용된 수학 알고리즘으로 인한 일부 불연속적인 임피던스 분포를 고려할 수 없습니다**.현재, 시리즈 저항과 같은 일부 터미니터만 라인 임피던스의 불연속성의 효과를 완화하기 위해 스케마 다이어그램에 예약될 수 있습니다.진짜 해결책은 배선 할 때 임피던스 불연속성을 피하는 것입니다.
29. 더 정확한 IBIS 모델 라이브러리를 어디서 제공할 수 있습니까?
IBIS 모델의 정확성은 시뮬레이션 결과에 직접적인 영향을 미칩니다.기본적으로 IBIS는 실제 칩 I/O 버퍼 동등 회로의 전기 특성의 데이터로 간주될 수 있으며, 일반적으로 SPICE 모델에서 변환 될 수 있습니다 (또한 측정할 수 있지만 **는 더 많습니다).SPICE의 데이터는 칩 제조와 절대적으로 관련되어 있기 때문에 SPICE의 데이터는 칩 제조업체에서 SPICE의 데이터는 다릅니다.변환된 IBIS 모델 내의 데이터는 다릅니다.
즉, 제조업체 A의 장치가 사용되는 경우, 그들만이 장치에 대한 정확한 모델 데이터를 제공 할 수있는 능력을 가지고 있기 때문에, 다른 누구도 장치가 어떤 프로세스로 만들어졌는지 더 잘 알지 못하기 때문입니다. 공급자가 제공하는 IBIS가 부정확하다면, 유일한 해결책은 공급자에게 지속적으로 개선을 요청하는 것입니다.
30. 고속 PCB 설계에서, 어떤 측면에서 디자이너는 EMC와 EMI의 규칙을 고려해야합니까?
일반적으로 EMI/EMC 설계에서 방사선과 전도된 측면을 모두 고려해야 합니다.첫째는 더 높은 주파수 부분 (>30MHz)에 속하고 후자는 더 낮은 주파수 부분 (<30MHz)에 속합니다.그래서 높은 주파수에 집중하고 낮은 주파수를 무시할 수 없습니다.
좋은 EMI / EMC 설계는 장치의 위치, PCB 스택의 배열, 중요한 라인에 가는 방법, 장치의 선택 등을 고려하는 레이아웃에서 시작해야합니다.이러한 사전에 더 잘 배치되지 않으면 해결책은 나중에 두 배 더 많은 작업을 수행하고 비용을 증가시킬 것입니다.
예를 들어, 시계 발전기의 위치는 외부 연결관에 가능한 한 가까이 있어야하며, 고속 신호는 가능한 한 내부로 가서 반사를 줄이기 위해 특징 임피던스 일치와 참조 층의 연속성에 주의해야하며, 장치에 의해 밀려진 신호의 경사는 고주파수 구성 요소를 줄이기 위해 가능한 한 작아야하며, 전력 층 소음을 줄이기 위해 분리 / 바이패스 용량을 선택해야합니다.
또한, 고주파수 신호 전류의 반환 경로는 방사선을 줄이기 위해 루프의 영역 (즉, 루프의 루프 임피던스)을 최소화합니다.또한 계층을 나누어 고주파수 소음의 범위를 제어할 수 있습니다.마지막으로, PCB가 마마마마침내 마마마지막으로 마마마지막으로 마마마지막으로 마마마지막으로 마마마지막으로 마마지막으로 마마마지막으로 마지마지막으로 마지
31. EDA 도구를 선택하는 방법?
현재 PCB 설계 소프트웨어, 열 분석은 강한 점이 아니므로 선택하는 것이 좋지 않습니다, 다른 기능 1.3.4 좋은 성능 가격 비율을 위해 PADS 또는 Cadence를 선택할 수 있습니다.PLD 설계 초보자는 PLD 칩 제조업체가 제공하는 통합 환경을 사용할 수 있으며, 백만 개 이상의 문을 설계할 때 단일 포인트 도구를 사용할 수 있습니다.
32. 고속 신호 처리 및 전송에 적합한 EDA 소프트웨어를 추천하십시오.
기존의 회로 설계에서 INNOVEDA의 ADS는 매우 좋으며 유용한 시뮬레이션 소프트웨어를 가지고 있으며 종종 애플리케이션의 70%를 차지합니다.고속 회로 설계, 아날로그 및 디지털 하이브리드 회로의 경우 Cadence를 사용하는 솔루션은 더 나은 성능과 가격 소프트웨어입니다.물론, Mentor의 성능은 여전히 매우 좋습니다, 특히 설계 흐름 관리가 최고해야합니다. (Datang Telecom의 기술 전문가 Wang Sheng)
33. PCB 보드의 각 층의 의미의 해석
Topoverlay - R1 C5와 같은 상단 실크스크린 또는 상단 구성 요소 전설으로 알려진 상단 장치의 이름,
IC10. Bottomoverlay--Multilayer와 동일한---- 당신이 4 층 보드를 설계하면, 당신은 자유로운 패드를 배치하거나 통해 그것을 다층으로 정의하고, 그 패드는 자동으로 4 층에 나타납니다, 그리고 당신이 그것을 상단 층으로 정의하면, 그 패드는 상단 층에만 나타납니다.
34. 우리는 34와 2G 이상의 고주파수 PCB의 디자인, 배선 및 타이프 세팅에서 무엇에 주의해야합니까?
2G 이상의 고주파수 PCB는 RF 회로 설계에 속하며 고속 디지털 회로 설계 논의의 범위에 속하지 않습니다.RF 회로의 레이아웃과 라우팅은 배포 효과를 초래할 수 있기 때문에 스케마 다이어그램과 함께 고려해야합니다.
또한 RF 회로 설계의 일부 수동 장치는 매개 변수 정의, 특별한 모양의 구리 포일로 실현되므로 EDA 도구는 매개 변수 정의 장치를 제공하고 특별한 모양의 구리 포일을 편집하는 데 필요합니다.
멘토의 보드스테이션에는 이러한 요구 사항을 충족시키기 위해 전용 RF 설계 모듈이 있습니다.또한 일반적인 RF 설계에는 전용 RF 회로 분석 도구가 필요하며, 업계에서 가장 유명한 것은 업업업업계에서 가장 잘 알리또의 ees에소프트입니다.
35. 어떤 규칙은 35와 2G 이상의 고주파수 PCB의 디자인에서 따르어야 합니까?
RF 마이크로 스트립 라인 설계에는 전송 라인 매개 변수를 추출하기 위해 3차원 필드 분석 도구가 필요합니다.모든 규칙은 이 필드 추출 도구에서 지정해야합니다.
36. 전체 디지털 PCB를 위해, 보드에 80MHz 시계 소스가 있습니다.와이어 메쉬 (접지) 외에도 충분한 운전 용량을 보장하기 위해 어떤 종류의 회로를 사용해야합니까?
시계의 드라이브 능력이 보호를 통해 달성되지 않아야 하지만 시계 드라이버 칩을 사용하여 달성되어야 하는지 확인하십시오.여러 클로크 로드 때문에 클로크 드라이브 기능에 대한 일반적인 우려가 있습니다.클로크 드라이버 클클로크 클클클로크 드라이버 클클클로크 클클로크 드라이버 클클로크 클클클로크 드라이버 클클클로클로크 드라이버 칩을 사용
드라이버 요요구 사항을 충족하기 위해 신호를 따라 로드와 기본적인 일치를 보장하는 것 외에도 드라이버 칩을 선택하십시오 (일반적으로 시계는 유효한 신호를 따라 있습니다), 시스템 시간 순서의 계산에서 드라이버 칩의 시계 지연을 계산해야합니다.
37. 별도의 시계 신호 보드를 사용하는 경우, 시계 신호의 전송이 적게 영향을 받는지 보장하기 위해 일반적으로 어떤 종류의 인터페이스를 사용합니까?
시계 신호가 짧을수록 전송선 효과가 작습니다.별도의 시계 신호 보드를 사용하면 신호 배선 길이가 증가합니다.또한 단일 보드의 접지 전력 공급은 문제입니다.장거리를 통해 전송하려면 차분 신호가 권장됩니다.LVDS 신호는 드라이브 용량 요구 사항을 충족시킬 수 있지만 시계는 너무 빠르고 불필요하지 않습니다.
38. 27M, SDRAM 시계 라인 (80M-90M), VHF 대역에 있는 두 번째 및 세 번째 하모니크를 가지고 있으며 고주파에서 수신 측에서 채널링 한 후 심각하게 방해합니다.선 길이를 줄이는 것 외에도 가장 좋은 방법은 무엇입니까?
세 번째 하모니크가 큰 경우 두 번째 하모니크가 작습니다. 아마도 신호 작업 주기가 50%이기 때문입니다. 이 경우 신호에는 하모니크가 없기 때문입니다.이 시점에서 신호 작업 사이클을 수정해야 합니다.또한, 클로크 신호가 단방향이라면 소스 엔드 시리즈 일치는 일반적으로 사용됩니다.이것은 두 번째 반사를 억제할 수 있지만 시계 속도에 영향을 미치지 않습니다.소스 엔드 일치하는 값을 채택할 수 있습니다.아래에 표시된 공식을 사용하십시오.
39. 경로 토폴로지란 무엇입니까?
토폴로지 또는 라우팅 순서는 멀티포트 연결된 네트워크의 라우팅 순서입니다.
40. 신호 무결성을 향상시키기 위해 경로의 토폴로지를 조정하는 방법?
이러한 종류의 네트워크 신호 방향은 더 복잡하므로 토폴로지의 영향력은 단방향, 양방향, 다른 종류의 레벨 신호에 대해 다르기 때문에 어떤 토폴로지가 신호 품질에 좋은지 말하기 어렵고 사전 시뮬레이션에서 사용할 토폴로지는 엔지니어에게 매우 요구적이며 회로 원칙, 신호 유형 및 심지어 배선 어려움에 대한 이해가
41. EMI 문제는 스택을 배치함으로써 어떻게 줄일 수 있습니까?
우선, EMI는 체계적으로 고려해야합니다, PCB 보드만 문제를 해결할 수 없습니다.EMI의 경우, 스택링은 주로 신호의 가장 짧은 반환 경로를 제공하고, 결합 영역을 줄이고, 차분 모드 간단을 억제하는 것입니다.또한, 계층은 파워 레이어와 밀접하게 결합되어 있으며, 이는 파워 레이어 확장보다 공통 모드 방해를 억제하는 데 더 유익합니다.
42. 왜 구리를 42.
일반적으로 청동은 여러 가지 이유가 있습니다.
1. EMC.구리를 대규모 지상 또는 전력 공급 장소에 배치하고 있으며 특별한 경우 PGND는 보호적 역할을 합니다.
2의 PCB 공정 요구 사항.도금 효과를 보장하거나 박판 압력을 변하지 않도록 구리는 PCB 플레이트에 적은 배선으로 코팅됩니다.
3. 신호 무결성 요구 사항은, 고주파 디지털 방식으로 신호에 완전한 반환 경로를 주고, DC 네트워크의 배선을 줄입니다. 물론, 또한 구리 포장과 같은 열 분산, 특별한 장치 설치 요구 사항이 있습니다.
43. 시스템에 DSP와 PLD가 포함되어 있습니다.배선 할 때 무엇에 주의해야합니까?
신호 속도와 배선 길이의 비율을 살펴보세요.전송선의 신호의 지연이 시간에 따라 신호의 변화와 비교할 수 있다면 신호 무결성 문제를 고려하십시오.또한 여러 DSP의 경우 시계, 데이터 신호 라우팅 Top은 신호 품질과 타이밍에 영향을 미칠 수 있으며 주의가 필요합니다.
44. Protel 배선 외에도 다른 좋은 도구가 있습니까?
도구에 관해서는 PROTEL 외에도 MENTOR의 WG2000, EN2000 시리즈 및 powerpcb, Cadence의 allegro, zuken의 cadstar, cr5000 등과 같은 많은 배선 도구가 있습니다.
45. "신호 반환 경로"란 무엇입니까?
신호 반환 경로 또는 반환 전류.고속 디지털 신호가 전송되면 신호의 방향은 PCB 전송 라인을 따라 드라이버로부터 부하로, 그리고 부하로부터 가장 짧은 경로를 통해 지상 또는 전력 공급을 따라 드라이버로 돌아갑니다.지상 또는 전원 공급장에 있는 이 반환 신호는 신호 반환 경로라고 불립니다.Johson 박사는 자신의 책에서 고주파 신호 전송은 실제로 전송 라인과 DC 층 사이에 클램프된 절전기 용량을 충전하는 과정을 위한 것이라고 설명합니다.SI 분석은 이 이 이 SI 연SI 분석은 이 SI SI 분석은 이들 사이의 전자기 특성과 커플링입니다.
46. 도킹 플러그인에 대한 SI 분석은 어떻게 해야 합니까?
IBIS3.2 사양에서 플러그인 모델의 설명.EBD 모델은 일반적으로 사용됩니다.SPICE 모델은 백보드와 같은 특별한 보드에 필요합니다.멀티보드 시뮬레이션 소프트웨어 (HYPERLYNX 또는 IS_multiboard)도 사용할 수 있습니다.멀티 보드 시스템을 구축할 때 플러그인의 배포 매개 변수는 일반적으로 플러그인 매뉴얼에서 입력됩니다.물론 이 방법은 충분히 정확하지 않지만 수락 가능한 한계 내에만 있습니다.
47. 터미널 연결의 방법은 무엇입니까?
터미널, 또한 일치라고도 알려져 있습니다.일치하는 위치에 따라 활성 끝 일치와 터미널 일치가 있습니다.그 중 소스 엔드 매치는 보통 저항 시리즈 매치이며 터미널 매치는 보통 병렬 매치입니다.저항 저항 저저항 저저항 저저저항 저저저항 저저저항 저저항 저항 저항 저항 저항 저항 저저항 저항 저저항 저항 풀업, 저항저항저항저항저항저항저
48. 어떤 요인이 끝 연결 (일치) 모드를 결정합니까?
일치하는 방법은 일반적으로 버퍼 특성, 최고 상황, 레벨 유형 및 판단 방법, 또한 신호 업무 주기, 시스템 전력 소비 등에 의해 결정됩니다.
49. 엔드 조인을 사용하는 규칙은 무엇입니까?
디지털 회로의 가장 중요한 문제는 시간 서열 문제입니다.일치의 목적은 신호 품질을 향상시키고 판단 시 결정할 수 있는 신호를 얻는 것입니다.레벨 유효한 신호의 경우, 신호 품질은 설립 및 유지 보수 시간을 보장하는 전제에서 안정적입니다.지연 유효한 신호의 경우, 신호 변경 지연은 신호 지연의 단순성을 보장하는 전제에서 요구 사항을 충족합니다.일치에 대한 몇 가지 정보.
또한, 고속 디지털 디자인에 블랙마지크의 손책이 있으며, 전자기 파의 원리에서 신호 무결성에 대한 일치의 효과를 설명합니다.
50. 장치의 IBIS 모델을 사용하여 장치의 논리 기능을 시뮬레이션할 수 있습니까?그렇지 않으면, 어떻게 회로의 보드 수준과 시스템 수준의 시뮬레이션을 수행할 수 있습니까?
IBIS 모델은 행동 모델이며 기능적 시뮬레이션에 사용할 수 없습니다.기능적 시뮬레이션은 SPICE 모델이나 다른 구조 수준의 모델을 필요로 합니다.
