точная сборка PCB, высокочастотная PCB, высокоскоростная PCB, стандартная PCB, многослойная PCB и PCBA.
Самая надежная фабрика по обслуживанию печатных плат и печатных плат.
PCB Блог
Использовать IP для повышения эффективности проектирования панелей печатных плат
PCB Блог
Использовать IP для повышения эффективности проектирования панелей печатных плат

Использовать IP для повышения эффективности проектирования панелей печатных плат

2022-06-01
View:113
Author:печатных плат

основное содержание статьи печатных плат конструктор, и далее использовать инструменты топологического планирования и маршрутизации для поддержки IP - быстрого завершения всего панель печатных плат проектировать. работа инженера проектирования заключается в том, чтобы получить IP - адрес, расставив небольшое количество необходимых компонентов и спланировав путь критической связи между ними. получение IP - адреса, IP - информация доступна панель печатных плат конструктор, кто может выполнить оставшуюся конструкцию.


Инженеры - Дизайнеры получают IP, дизайнеры панелей печатных плат используют инструменты топологического планирования и маршрутизации, чтобы поддерживать IP и быстро завершить проектирование панелей печатных плат. В настоящее время нет необходимости в том, чтобы получить правильное проектное намерение за счет процесса взаимодействия и итерации между инженером - конструктором и дизайнером печатных плат, который уже располагает такой информацией и результаты сопоставимы, что очень полезно для дизайнера панелей печатных плат. во многих конструкциях инженеры - дизайнеры и дизайнеры панелей печатных плат проводят интерактивное размещение и проводки, что отнимает много ценного времени у обеих сторон. взаимодействие необходимо, но требует больших затрат времени и неэффективности. первоначальная программа, предложенная инженером - дизайнером, может быть составлена вручную без соответствующего соотношения компонентов, ширины шины или подсказок. Поскольку разработчики панелей печатных плат участвуют в проектировании, хотя инженеры, использующие топологическую технологию планирования, могут получить схему расположения и межсоединения некоторых компонентов, для проектирования может потребоваться размещение других компонентов, доступ к другим структурам IO и шины, а также к всем взаимосвязям. даже закончил. Разработчики панелей печатных плат должны принять топологическое планирование и взаимодействовать с расставленными и не установленными компонентами. Это может привести к разработке схем и интерактивных планов, что повысит эффективность дизайна панелей печатных плат.

печатных плат

После завершения компоновки ключевых областей и районов высокой плотности и получения топологической карты, она может быть завершена до окончательной топологической карты. Поэтому некоторые Топологические маршруты могут быть использованы в соответствии с существующими схемами. хотя они имеют более низкий приоритет, они все же нуждаются в соединении. Таким образом, часть плана была создана после компоновки вокруг компонента. Кроме того, планирование может потребовать дополнительных подробностей, с тем чтобы обеспечить необходимый приоритет для других сигналов. подробное топологическое планирование, чтобы спланировать шину, разработчикам панелей PCB необходимо рассмотреть некоторые существующие препятствия, правила проектирования каждого этажа и другие важные ограничения. детальный чертеж "1" спланировал топологический путь к трубе элемента на верхнем "красном" уровне, выводящем из цоколя элемента и соединяющемся с детализированным рисунком "2". в этом разделе используется область, не упакованная в пакеты, и этот слой идентифицируется как маршрут. с точки зрения дизайна, это кажется очевидным, что алгоритм маршрутизации будет использоваться для соединения с красной топологией на верхнем уровне. Однако некоторые препятствия могут позволить алгоритму выбрать маршрут перед тем, как маршрутизировать эту конкретную шину. по мере того, как шины структурируются на разных уровнях в плотные траектории, конструкторы начинают планировать переход на третий уровень в деталях "3", учитывая расстояние, которое проходит автобус на каждом уровне. обратите внимание, что топологический путь на третьем этаже шире, чем верхний слой, так как требуется дополнительное пространство для размещения импедансов. Кроме того, в проекте указано точное место перехода слоя (17 проходов). при переходе топологических путей по правой части рисунка 3 в деталь "4" необходимо установить множество точек Т - соединения из топологических маршрутов и из каждой ступицы трубки компонента. конструктор панелей PCB выбирает для поддержания большей части потока связи на 3 - м этаже и проникновения на другие слои, с тем чтобы сделать вывод о соединении элементов. Таким образом, они нарисовали топологическую область, показывающую связь между первичным пучком и четвертым (розовым) слоем, соединяющую эти блоки Т - образными соединениями с вторым слоем, а затем соединяющие их через другие отверстия с выводом устройства. топологический путь продолжается на третьем этаже, деталь "5" соединяет активные устройства. Затем эти соединения соединяются с активными зажимами и отсоединяются к резистору нижней вытяжки в активных приборах. конструктор использует другую топологическую область для обозначения соединений от третьего слоя до первого, где элементы отделяются между активными приборами и нижними резисторами. подробное планирование на этом уровне может быть завершено лишь примерно через 30 секунд. как только Программа поймана, дизайнеры панелей PCB могут пожелать немедленно подключиться к сети или создать новую топологическую схему, а затем использовать автоматическую проводку для выполнения всех топологических схем. с завершением программы до завершения автотрассировки всего 10 секунд. На самом деле, скорость не важна, и если вы игнорируете намерения дизайнера, качество автоматической проводки очень плохое, то это пустая трата времени. на следующей диаграмме показаны результаты автоматической проводки.


топологическая маршрутизация

Начиная с верхнего левого угла, все провода, выводящиеся из пят элемента, следуют намерениям, выраженным конструктором на первом этаже, и сжаты в плотную шинную конструкцию, как показано на рисунке 4 в таблицах "1" и "2". Повторяю, здесь учитывается импеданс, поэтому траектория более широкая, более просторная, выраженная в реальном ширине пути. 17 битов были детально сгруппированы в четыре различных типа оборудования, что представляет собой намерение конструктора в отношении слоя и пути потока, который может быть захвачен в течение примерно 30 секунд. Тогда вы можете запустить высококачественный автоматический маршрут, который займет около 10 секунд. при повышении абстрактного уровня от маршрутизации до топологического планирования общее время взаимодействия существенно сокращается, и конструкторы имеют действительно четкое понимание плотности и возможностей завершения проектирования до начала взаимодействия, например, почему маршрут будет оставаться в стадии проектирования? Почему бы не продолжить планирование и не добавить слежку позже? когда будет произведено полное топологическое планирование? При рассмотрении вышеприведенных примеров, когда рассматривается перечень изменений (ECO, engineering), абстрактность плана может быть использована в сочетании с другой программой, а не в 17 отдельных сетях, в каждой из которых имеется множество сегментов и много дыр.


Список изменений (ECO)

в примере, приведенном ниже, вывод FPGA еще не завершен. Инженеры - проектировщики информировали конструктора ПКБ об этом факте, однако по причинам, связанным с графиком, им необходимо, насколько это возможно, продвигать проект до завершения работы над выводом FPGA. после того, как стало известно, конструкторы панелей PCB приступили к планированию пространственного пространства FPGA, и при завершении дизайнерского планирования необходимо будет рассмотреть вопрос о переходе от другого оборудования к линии FPGA. IO первоначально планировалось на правой стороне FPGA, но сейчас он находится на левой стороне FPGA, что привело к тому, что вывод выводов полностью отличается от первоначального плана. Поскольку проектировщики работают на более высоком абстрактном уровне, они могут адаптироваться к этим изменениям, устраняя расходы, связанные с переносом всех дорожек вокруг FPGA, и изменяя Топологические маршруты. Однако это затрагивает не только FPGA; Эти новые ссылки также влияют на вывод из соответствующего оборудования. для того чтобы приспособить путь к входу с плоским затвором, необходимо также Переместить конец пути; В противном случае искажение траектории приведет к потере ценного пространства на высокоплотной панели печатных плат. для искажения этих битов требуются дополнительные траектории и пространство через дыру, которые могут быть недоступны в конце проектирования. Такая корректировка всех этих маршрутов была бы невозможна, если бы у нас было достаточно времени. Главное заключается в том, что топологическое планирование обеспечивает более высокую степень абстрактности, что облегчает достижение этих целей. алгоритм автоматической маршрутизации спроектирован таким образом, чтобы следовать намерениям конструктора и установить приоритет качества как количественный приоритет. если установлено, что существует проблема качества, то лучше сделать соединение неудачным, чем провода с плохим качеством, это правильно по двум причинам. Во - первых, проще установить мертвое соединение, чем очистить такой результат от плохого слежения и других операций по автоматическому маршруту. Во - вторых, было реализовано намерение конструктора дать ему возможность определить качество подключения. Однако они могут быть полезны только в том случае, если соединение с аварийным каналом является относительно простым и частичным. хороший пример: маршрутизатор не может обеспечить 100% запланированного подключения. Вместо того, чтобы жертвовать качеством, лучше позволить некоторым программам потерпеть неудачу, оставив некоторые непоследовательные следы. Все траектории маршрутизированы по топологическому планированию, но не все траектории указывают на ногу трубки элемента. Это гарантирует наличие некоторого пространства для мёртвых соединений и обеспечивает относительно простую связь.


Планирование топологии — это инструмент, который сопровождает этот проектировать обработка печатных плат цифровыми сигналами иинженерам легко проектировать, Но у него есть и определённое пространство, слой, а также возможности подключения для комплексного планирования. панель Конструкторы печатных плат могут использовать этот инструмент планирования топологии в начале проектирования или после того, как инженер-проектировщик получил свою интеллектуальную собственность., зависит от того, кто использует эти Гибкие инструменты, чтобы легко адаптироваться к их проектной среде.. топологический маршрутизатор должен следовать только планам или намерениям конструктора, чтобы обеспечить качественные результаты маршрутизации. при встрече с ECO, топологическое программирование осуществляется гораздо быстрее, чем одиночное соединение, Таким образом, Топологические маршрутизаторы быстрее используют ECO, предоставить быстрый результат печатных плат.