PCB Блог - метод проектирования высокоскоростных цифровых печатных плат для целостности сигнала

в данной статье описывается метод проектирования высокоскоростных цифровых сигналов печатных плат компьютерный анализ на основе полноты сигналов. В данном методе проектирования, сначала, модель передачи сигналов печатных плат Установить уровень для всех высокоскоростных цифровых сигналов, Затем, просчитая и проанализировав целостность сигнала, найдите расчётное пространство для решения, и печатных плат будет выполнено на основе пространства для решений. проектирование и проверка.

по мере повышения скорости выключателя вывода интегральных схем и увеличения плотности печатных плат Целостность сигналов стала одной из проблем, требующих внимания при проектировании высокоскоростных цифровых печатных плат. Параметры элементов и печатных плат, компоновка компонентов на печатных плат и проводка высокоскоростных сигналов могут вызвать проблемы целостности сигналов, которые могут привести к дестабилизации функционирования системы или вообще не работать. Вопрос о том, как в полной мере учитывать фактор целостности сигналов в процессе проектирования печатных плат и принимать эффективные меры контроля, стал актуальным в настоящее время для разработчиков печатных плат. высокоскоростная цифровая конфигурация печатных плат, основанная на компьютерном анализе полноты сигналов, может эффективно обеспечить целостность сигнала, разработанного печатных плат.

1, обзор проблемы целостности сигнала

полнота сигнала (SI) означает способность сигнала реагировать в цепи с правильным временем и напряжением. Если сигнал в цепи достигает интегральной схемы с требуемым временем, длительностью и амплитудой напряжения, то эта схема обеспечивает хорошую сигнальную целостность. напротив, когда сигнал не отвечает правильно, возникает проблема целостности сигнала. в широком смысле проблема целостности сигналов проявляется в пяти областях: задержка, отражение, последовательное возмущение, шум синхронного переключателя (SSN) и электромагнитная совместимость (EMI). задержка означает, что сигнал передается с ограниченной скоростью по проводам на печатных плат. сигнал поступает от отправителя к получателю, в течение которого имела место задержка передачи. задержка сигнала повлияет на время работы системы. в высокоскоростных цифровых системах задержка распространения определяется главным образом длиной провода и диэлектрической проницаемостью среды вокруг провода. Кроме того, когда сопротивление проводов на печатных плат (называемое линией передачи в высокоскоростной цифровой системе) не совпадает с сопротивлением нагрузки, часть энергии возвращается по линии передачи, чтобы искажать форму сигнала, и даже наблюдается перерасход и недоход сигнала. Если сигнал отскакивает от линии передачи, он может привести к непрерывному звону. поскольку любое из двух устройств или проводов на борту печатных плат имеет взаимную емкость и взаимную индуктивность, изменения в оборудовании или сигнале на проводе воздействуют на другое оборудование или другое оборудование через взаимную емкость и взаимную индуктивность. провода, это - соучастие. прочность помех зависит от геометрии и расстояния между устройствами и проводами.

при синхронном переключении многих цифровых сигналов печатных плат (например, процессорная шина данных, адресная шина ит.д.) из - за сопротивлений линий электропитания и заземления возникнут синхронные Переключающие шумы, в результате чего пласты отскакивают на земную линию. шум (сокращенный как наземная отскок). интенсивность отказов SSN и заземления зависит также от характеристик схемы IO, уровня электропитания печатных плат и сопротивлений пласта, а также от конфигурации и монтажа высокоскоростного оборудования на печатных плат. Кроме того, как и в случае с другими электронными устройствами, проблема электромагнитной совместимости существует также в печатных плат, что в основном связано с схемой расположения и монтажом печатных плат.

2. традиционный печатных плат проектировать метод

в процессе традиционного проектирования планшет печатных плат был спроектирован таким образом, чтобы он включал такие этапы, как проектирование схем, макет, производство, измерение и отладка печатных плат. на этапе проектирования схемы из - за отсутствия эффективных методов и средств анализа фактических характеристик передачи сигналов на панелях печатных плат схемы, как правило, проектируются только на основе предложений производителей компонентов и предыдущего опыта проектирования. Таким образом, для новых проектировочных проектов обычно трудно правильно выбирать такие факторы, как топология сигналов и параметры компонентов в зависимости от конкретной ситуации. на этапе проектирования планировки печатных плат также трудно в реальном масштабе времени проанализировать и оценить изменения в характеристиках сигналов, вызванные компоновкой компонентов печатных плат и сигнальной проводкой, и поэтому качество макета зависит от опыта конструктора. на этапе производства печатных плат параметры панелей и компонентов печатных плат обычно имеют более широкий диапазон допусков, что затрудняет управление характеристиками печатных плат. в процессе традиционного проектирования печатных плат производительность печатных плат может оцениваться только с помощью приборов после завершения производства. проблемы, выявленные на этапе отладки печатных плат, должны быть изменены при проектировании следующей печатных плат. Однако еще труднее определить некоторые из проблем, которые часто трудно поддаются количественной оценке в качестве параметров при предыдущем проектировании схемы и ее макете. Таким образом, для более сложных печатных плат - панелей обычно требуется многократное повторение этих процессов, с тем чтобы в конечном счете выполнить проектные требования. Следует отметить, что использование традиционной методики проектирования печатных плат, длительный цикл разработки продукции и относительно высокие затраты на НИОКР.

3, основанный на анализе полноты сигнала

Процесс проектирования печатных плат - панелей, основанный на анализе целостности сигналов, показан на рисунке 2. по сравнению с традиционным методом проектирования ПКБ метод проектирования, основанный на полноте сигналов, характеризуется следующими особенностями: перед проектированием ПКБ - панелей, прежде чем создавать модель полноты сигнала для высокоскоростной цифровой передачи сигналов. на основе модели SI был проведен ряд предварительных анализов целостности сигналов, и на основе результатов имитационных расчетов были выбраны соответствующие типы элементов, параметры и топология схем в качестве основы для проектирования схем. в процессе проектирования схем проектная схема отправляется на модель SI для анализа полноты сигналов, а также для расчета и анализа конструкций и параметров, которые могут изменяться в топологической структуре и параметрах компонентов и параметров печатных плат. Решение пространства. После завершения проектирования схемы каждый высокоскоростной цифровой сигнал должен иметь непрерывное и достижимое пространство для решения. Это означает, что, когда параметры печатных плат и компонента изменяются в определенных пределах, схема сборки на печатных плат и способ проводки на линии сигнала на панели печатных плат обладают определенной гибкостью, которая по - прежнему обеспечивает целостность сигнала. требования перед началом проектирования печатных плат в качестве основы для проектирования планировки и монтажа печатных плат будут использоваться пограничные значения каждого сигнала для декодирования пространства. в процессе проектирования планировки печатных плат частично или полностью выполненные конструкции были отправлены в модель SI для проведения анализа полноты сигнала после проектирования, с тем чтобы удостовериться в том, что фактическая схема удовлетворяет ожидаемым требованиям целостности сигнала. Если эмуляция не отвечает требованиям, то необходимо изменить дизайн схемы или даже схемы, что может снизить риск неисправности продукции из - за неправильного дизайна. После завершения проектирования печатных плат можно будет производить печатных плат. диапазон допустимых отклонений параметров производства печатных плат должен находиться в пространстве решения для анализа целостности сигнала. После завершения изготовления печатных плат для проверки правильности модели SI и анализа SI использовались инструменты измерений и отладки в качестве основы для корректирующих моделей. на основе правильной модели SI и методов анализа можно было бы завершить разработку печатных плат, не требуя или просто многократного пересмотра конструкции и производства, что позволило бы сократить цикл разработки продукции и снизить издержки, связанные с разработкой.

4. модель анализа целостности сигнала

наиболее важной частью методики проектирования печатных плат - панелей, основанной на анализе целостности сигналов, является создание модели полноты сигналов уровня печатных плат, отличной от традиционной методики проектирования. правильность модели си будет определять правильность конструкции, а возможность построения модели си будет определять жизнеспособность этого метода проектирования.

4.1 модель SI для печатных плат

при электронном проектировании для анализа целостности сигналов уровня печатных плат используются различные модели. из них три широко распространенных вида, а именно SPICE, IBIS и Verilog - A.

модель SPICE

SPICE - мощный универсальный Имитатор аналоговых схем. В настоящее время модель SPICE широко используется в электронном проектировании и имеет две основные версии: HSPICE и PSPICE, которые используются главным образом для проектирования интегральных схем, а PSPICE - главным образом для планировки PCB и системного дизайна. модель SPICE состоит из двух компонентов: уравнение модели и параметры модели. Благодаря наличию модельных уравнений модели модели SPICE и алгоритмы имитатора могут быть тесно связаны друг с другом, что позволит повысить эффективность анализа и результаты анализа. при применении модели SPICE для проведения анализа SI на уровне печатных плат конструкторы и производители интегральных схем должны представить подробную и точную модель SPICE, описывающую параметры изготовления подсхем и полупроводниковых характеристик модулей ввода / вывода интегральных схем. Поскольку эти материалы, как правило, являются интеллектуальной собственностью и конфиденциальностью конструкторов и производителей, лишь немногие полупроводниковые торговые палаты вместе с продукцией, производимой на основе кристаллов, предлагают соответствующие модели SPICE. точность анализа модели SPICE зависит главным образом от параметров модели (т.е. уравнение модели также влияет на точность анализа, когда оно используется в сочетании с различными цифровыми имитаторами. Кроме того, моделирование модели SPICE на уровне печатных плат относительно велико и требует много времени для анализа.

B.

модель IBIS первоначально была разработана компанией "Интел корпорейшн" для анализа полноты цифровых сигналов на уровне печатных плат и системном уровне. В настоящее время он управляется открытым форумом ибис и является официальным отраслевым стандартом (EIA / ANSI 656 - A). модель IBIS использует таблицы I / V и V / T для описания характеристик входных / выходных модулей и пяток цифровых интегральных схем. Поскольку модель IBIS не требует описания внутренних конструкций входных / выходных модулей и параметров изготовления транзисторов, Производители полупроводников приветствуют ее и поддерживают ее. все крупные производители цифровых интегральных схем теперь могут вместе с чипами представлять соответствующие модели IBIS. точность анализа модели IBIS в основном зависит от количества и объема данных, содержащихся в таблицах I / V и V / T. Поскольку для моделирования уровней печатных плат на основе модели IBIS используется таблица поиска, расчеты незначительны и, как правило, составляют от 1 / 10 до 1 / 100 соответствующей модели SPICE.

C. модель Верилог АМС и модель VHDL - AMS

Verilog AMS и VHDL - AMS существуют менее четырех лет и являются новыми стандартами. как язык моделирования поведения аппаратных средств, Verilog AMS и VHDL - AMS являются гипернаборами соответственно Verilog и VHDL, а Verilog - A - подгруппами Verilog AMS. В отличие от моделей SPICE и IBIS, на языке AMS пользователи пишут уравнения, описывающие поведение компонентов. как и в случае с моделью IBIS, язык моделирования AMS является самостоятельным форматом модели, который может использоваться во многих моделях. Поскольку Verilog AMS и VHDL - AMS являются новыми стандартами, на сегодняшний день лишь немногие Производители полупроводников могут предложить модели AMS и менее мощные имитаторы AMS, чем SPICE и IBIS. Однако эффективность и точность вычислений модели AMS в анализе полноты сигналов уровня печатных плат не ниже, чем модели SPICE и IBIS.

4.2 выбор типа

Поскольку единой модели для завершения анализа полноты всех сигналов уровня печатных плат не существует, при проектировании высокоскоростных цифровых печатных плат необходимо смешивать эти модели с моделями передачи ключевых сигналов и сенсорных сигналов. для дискретных пассивных приборов можно найти модель SPICE, предложенную изготовителем, или создать упрощенную модель SPICE, которая будет использоваться непосредственно в ходе лабораторных измерений. для ключевых цифровых интегральных схем необходимо найти модель IBIS, которая будет предложена изготовителем. В настоящее время большинство разработчиков и производителей интегральных схем могут предоставить необходимые модели и чипы IBIS через веб - сайт или иным образом. В случае неликвидных интегральных схем, если не удается получить модель IBIS производителя, можно также выбрать аналогичную или стандартную модель IBIS в соответствии с функцией фишки - пятки. Конечно, можно было бы создать упрощенную модель IBIS на основе экспериментальных измерений. Что касается линий передачи на печатных плат, то упрощенная модель SPICE может использоваться для предварительного анализа полноты сигналов и пространственного анализа примирения.

5, сочетание методики проектирования с существующим программным обеспечением EDA

В настоящее время технология разработки печатных плат еще не интегрирована в программное обеспечение EDA, и поэтому она должна быть реализована с помощью комплекса общих программных средств. с помощью общего программного обеспечения SPICE (например, PSPICE, HSPICE и т.д. модель SPICE / IBIS, полученная по каждому элементу и линии передачи, была добавлена в общее программное обеспечение для анализа целостности сигналов, например, SPECTCTRAКвест, HyperLynx, гончарный, IS Dieu Analyzer, для создания SI - аналитической модели сигналов на печатных плат и для расчета полноты сигналов. использование программного обеспечения SI для анализа функций базы данных или другого общего программного обеспечения баз данных для дальнейшей организации и анализа результатов имитационных операций в целях поиска желательных решений. Разработка и проектирование цепей печатных плат с использованием программного обеспечения EDA, используемого для общего проектирования печатных плат, таких, как Orcad, фирма "Protel", прокладка, электронная плата, моментальная доска и Mentor, на основе определения пограничных значений пространства в качестве основы для проектирования и макета схемы печатных плат. После завершения проектирования печатных плат, можно автоматически или вручную получить параметры проектируемой схемы (топология, длина, расстояние и т.д. SI - анализ для подтверждения того, что дизайн соответствует требованиям в отношении пространства для решений. в процессе изготовления печатных плат можно также проверить правильность каждого моделирования и моделирования с помощью измерений экспериментальных приборов.

The метод проектирования имеет большое практическое значение для этот проектировать и разработка высокоскоростных цифровых панельных печатных плат, которые могут не только эффективно улучшить эту производительность продукта проектировать, В то же время значительно сократили цикл разработки продукции и снизили себестоимость разработки. можно предвидеть, что с непрерывным совершенствованием и совершенствованием модели анализа целостности сигналов и алгоритма расчётного анализа, этот печатных плат метод проектирования основанный на компьютерном анализе целостности сигнала, будет все больше и больше применяться в разработке электронных продуктов.