точная сборка PCB, высокочастотная PCB, высокоскоростная PCB, стандартная PCB, многослойная PCB и PCBA.
Самая надежная фабрика по обслуживанию печатных плат и печатных плат.
PCB Блог

PCB Блог - Процедуры тестирования и проектирования PCB - панелей

PCB Блог

PCB Блог - Процедуры тестирования и проектирования PCB - панелей

Процедуры тестирования и проектирования PCB - панелей

2022-06-30
View:445
Author:pcb

По мере того, как миниатюризация продолжает расти, компоненты PCB - панелей и технологии проводки также достигли больших успехов, таких как высокоинтегрированные микро - IC, инкапсулированные в корпусе BGA, где расстояние между изоляционными интервалами между проводниками упало до 0,5 мм, только два примера. Метод проектирования проводки электронных компонентов оказывает все большее влияние на успешное проведение испытаний в будущем производственном процессе. Ниже приведены некоторые важные правила и полезные советы. Соблюдение определенных процедур (DFT - тестируемый дизайн, тестируемый дизайн) может значительно снизить затраты на подготовку и проведение производственных испытаний. Эти программы были разработаны в течение многих лет, и, конечно же, они должны быть расширены и скорректированы соответствующим образом, если будут внедрены новые технологии производства и компонентов. По мере того, как структура электроники становится все меньше и меньше, возникают две особенно заметные проблемы: во - первых, все меньше и меньше узлов цепи, к которым можно получить доступ; Другой способ - ограничить такие методы, как In Circuit Test Apps. Для решения этих проблем могут быть предприняты соответствующие шаги в макете схемы и внедрены новые методы тестирования и инновационные решения адаптера. Решение второй проблемы также включает в себя разработку дополнительных задач для системы тестирования, которая первоначально использовалась в качестве независимого процесса. Эти задачи включают в себя программирование компонентов памяти через тестовые системы или реализацию самоконтроля интегрированных компонентов (встроенная самопроверка, BIST, встроенная самопроверка). В целом, перенос этих шагов в тестовую систему создаст дополнительную добавленную стоимость. Для успешной реализации этих мер необходимо учитывать их на этапе разработки продукции.

Плата PCB

1.Что такое тестируемость

Смысл тестируемости может быть понят так: инженер - испытатель может использовать самый простой метод для определения характеристик компонента, чтобы увидеть, соответствует ли он желаемым функциям. Проще говоря:

Насколько прост способ проверки соответствия продукции техническим требованиям?

Как быстро вы пишете тест?

Насколько полно обнаружена неисправность продукции?

Насколько просто получить доступ к тестовым точкам?

Необходимо учитывать практику механического и электрического проектирования для достижения хорошей тестируемости. Конечно, есть цена для достижения тестируемости, но она имеет ряд преимуществ для всего процесса, поэтому она является важной предпосылкой для успешного производства продукта.


Зачем разрабатывать тестирование дружественных технологий

В прошлом, если продукт не мог быть протестирован на предыдущем испытательном пункте, проблема была просто перенесена на испытательный пункт. Если дефекты продукта не могут быть обнаружены во время производственных испытаний, выявление и диагностика дефектов должны быть перенесены только на функциональные и системные испытания. Напротив, сегодня люди пытаются обнаружить дефекты как можно раньше, и их преимущество заключается не только в низкой стоимости, но и, что более важно, в том, что сегодняшние продукты настолько сложны, что некоторые производственные дефекты могут просто не быть обнаружены в функциональном тестировании. Например, такая проблема возникает в отношении некоторых компонентов, которые должны быть предустановлены или запрограммированы. (Например, флэш - память или ISP: программируемое устройство в системе). Программирование этих компонентов должно быть запланировано на этапе разработки, и тестовая система должна освоить это программирование. Тестирование дружественного дизайна схемы требует денег, но для тестирования сложного дизайна схемы требуется больше денег. Тестирование само по себе является дорогостоящим, и стоимость тестирования увеличивается с увеличением серии испытаний; От онлайн - тестирования до функционального и системного тестирования стоимость тестирования постоянно растет. Пропустить один из тестов будет дороже. Общее правило заключается в том, чтобы увеличить стоимость каждого теста в 10 раз. Тестирование дружественных схем позволяет выявлять неисправности на раннем этапе, что позволяет быстро компенсировать затраты на тестирование дружественных схем.


Как документация влияет на тестируемость

Только в полной мере используя полные данные при разработке компонентов, можно разработать программу тестирования, которая полностью обнаруживает неисправность. Во многих случаях необходимо тесное сотрудничество между разработкой и тестированием. Документация оказывает неоспоримое влияние на инженеров - испытателей в понимании функций компонентов и разработке стратегий тестирования. Чтобы избежать проблем из - за отсутствия документации и недостаточного понимания функций компонентов, производители тестовых систем могут полагаться на программные средства, которые генерируют тестовые режимы случайным образом, или на нецентральные методы, которые являются лишь временной мерой. Полная документация перед тестированием включает в себя список деталей, данные проектирования схемы (в основном данные CAD) и подробную информацию о функциях сервисных компонентов (например, таблицы данных). После получения всей информации можно скомпилировать тестовый вектор, определить режим отказа компонента или выполнить некоторые предварительные настройки. Также важны некоторые механические данные, такие как данные, необходимые для проверки сварки и выравнивания деталей, Для программируемых компонентов, таких как флэш - память, PLD, FPGA и т. Д. Если они не запрограммированы во время установки, они должны быть запрограммированы на тестовой системе и должны знать данные их программирования. Программные данные устройства флэш - памяти должны быть полными. Если чип флэш - памяти содержит 16 Мбит данных, он должен иметь возможность использовать 16 Мбит, что предотвращает недоразумения и конфликты адресации. Это может произойти, например, если с помощью 4M - битной памяти компоненты получают только 300K - битные данные. Конечно, данные должны быть готовы к популярным стандартным форматам, таким как шестнадцатеричная система Intel или структура S - записи Motorola. Большинство тестовых систем могут объяснить эти форматы, если компоненты флэш - памяти или ISP программируются. Многие из вышеупомянутой информации, многие из которых также необходимы для изготовления компонентов. Конечно, должно быть четкое различие между производительностью и тестируемостью, потому что это совершенно разные понятия и, следовательно, разные предпосылки.


Условия механического контакта с хорошей тестируемостью

Даже схемы с очень хорошей электрической тестируемостью трудно проверить без учета основных правил механики. Многие факторы ограничивают электрическую тестируемость. Если тестовая точка недостаточна или слишком мала, адаптеру с зондовым слоем трудно добраться до каждого узла схемы. Если ошибка местоположения и размер точки тестирования слишком велики, возникает проблема плохого повторения теста. При использовании адаптера зондового станка должен соблюдаться ряд рекомендаций по размеру и местоположению защелки и контрольной точки.


Электрические предпосылки для тестирования

Электрические предпосылки так же важны, как и условия механического контакта для хорошей тестируемости, и оба необходимы. Невозможно проверить сеточную цепь. Причина может заключаться в том, что загрузочный входной зажим не может контактировать через тестовую точку или запускает входной зажим в упаковке, который не может быть контактирован извне. В принципе, обе ситуации плохи. Сделать тест невозможным. При проектировании схемы следует иметь в виду, что все компоненты, которые должны быть протестированы с помощью метода онлайн - тестирования, должны иметь механизмы для электрической изоляции каждого компонента. Этот механизм может быть реализован путем отключения ввода, который контролирует выход элемента в статическом состоянии с высоким Омом. Хотя почти все тестовые системы способны приводить состояние узла в обратном направлении в произвольное состояние, участвующие узлы по - прежнему должны быть оснащены отключенным входом, сначала удерживая узел в состоянии высокого Ом, а затем « мягко» добавляя соответствующий уровень. Аналогичным образом, генератор биений всегда отключается непосредственно от обратной стороны генератора, запуская провод, сетку или вставной мост. Запускной вход должен быть подключен не непосредственно к цепи, а через резистор 100 ом. Каждый компонент должен иметь свой собственный стартер, сброс или контрольный вывод. Необходимо избегать ввода в действие многих компонентов, которые совместно используют резисторы, подключенные к цепи. Это правило также применяется к компонентам ASIC, которые также должны иметь штырь вывода, с помощью которого выход может находиться в состоянии высокого Ом. Если компоненты могут быть сброшены при включении рабочего напряжения, это также очень полезно, если тестер запускает сброс. В этом случае компоненты могут быть просто помещены в указанное состояние перед тестом. Подключения к неиспользуемым частям также должны быть доступными, поскольку короткое замыкание, которое не было обнаружено в этих местах, также может привести к сбоям компонентов. Кроме того, неиспользованные сетки обычно используются позже для улучшения конструкции, и они могут быть перенаправлены в схему. Поэтому не менее важно проверить их с самого начала, чтобы убедиться, что их детали надежны.


О флэш - памяти и других программируемых компонентах

Время программирования флэш - памяти иногда может быть длительным (до 1 минуты для большой памяти или памяти). Поэтому в это время не допускается обратный привод других компонентов, иначе может быть повреждена флэш - память. Чтобы избежать этого, все компоненты линии управления, подключенные к адресной шине, должны быть помещены в высокоомное состояние. Аналогичным образом, шины данных должны быть способны быть изолированы, чтобы гарантировать, что флэш - память выгружается и может быть использована для дальнейшего программирования. Существуют также требования к программным компонентам системы (ISP), продуктам таких компаний, как Altera, Xilinx и Lettuce, а также другие специальные требования. В дополнение к механическим и электрическим предпосылкам, которые должны гарантировать возможность тестирования, также должна быть гарантирована возможность программирования и проверки данных. Для компонентов Altera и Xilinx используется последовательный векторный формат (serial VectorFormat SVF), который недавно стал отраслевым стандартом. Многие тестовые системы могут программировать такие компоненты и вводимые пользователем данные в последовательном векторном формате (SVF) для тестирования генераторов сигналов. Программирование этих компонентов с помощью Boundary Scan Kette JTAG также программирует последовательные форматы данных. При компиляции запрограммированных данных важно учитывать всю цепочку компонентов в цепи, а не только восстанавливать данные в программируемые компоненты. При программировании генератор автоматического тестового сигнала учитывает всю цепочку компонентов и вставляет другие компоненты в модель шунтирования. Вместо этого Lattice требует данных в формате JEDEC и параллельного программирования через обычные входы и выходы. После программирования данные также используются для проверки функций компонентов. Данные, предоставляемые отделом разработки, должны быть максимально легко использованы тестовой системой напрямую или путем простого преобразования.


На что следует обратить внимание при сканировании границ (JTAG)

Компоненты, основанные на тонкой сетке сложных компонентов, предоставляют инженерам - испытателям очень мало доступных тестовых точек. На этом этапе все еще можно улучшить тестируемость. Пограничное сканирование и интегрированные методы самотестирования могут быть использованы для сокращения времени завершения испытаний и улучшения результатов испытаний. Для инженеров - разработчиков и инженеров - испытателей стратегия тестирования, основанная на пограничном сканировании и интегрированной технологии самоконтроля, безусловно, увеличит затраты. Инженеры - разработчики должны использовать компоненты пограничного сканирования в схемах (стандарт IEEE - 1149.1) и попытаться сделать соответствующие конкретные тестовые провода доступными (например, TDI для ввода тестовых данных, TDO для вывода тестовых данных, TCK для частоты тестовых часов и TMS и ggf.test reset для выбора режима тестирования). Инженеры - испытатели разработали модель пограничного сканирования для компонентов (BSDL - язык описания пограничного сканирования). На данный момент он должен знать, какие функции и инструкции пограничного сканирования поддерживает компонент. Тесты пограничного сканирования могут диагностировать короткое замыкание и открывать его до уровня провода. Кроме того, если инженер - разработчик уже назначен, можно запустить автоматическое тестирование компонента с помощью команды пограничного сканирования « RunBIST». Особенно, когда в цепи много ASIC и других сложных компонентов, эти компоненты не имеют обычных тестовых моделей. Использование компонентов пограничного сканирования может значительно снизить затраты на создание тестовых моделей. Степень сокращения времени и затрат различна для каждого элемента. Для схем с IC требуется около 400 000 тестовых векторов, если требуется 100% обнаружения. Используя пограничное сканирование, количество тестовых векторов может быть уменьшено до сотен при той же скорости обнаружения неисправностей. Поэтому метод пограничного сканирования особенно полезен, когда нет тестовой модели или когда узел контактной схемы ограничен. Использование пограничного сканирования зависит от увеличения затрат на разработку и производство. Пограничное сканирование должно быть сбалансировано со временем, необходимым для обнаружения неисправности, временем тестирования, временем выхода на рынок, стоимостью адаптера и максимально возможной экономией средств. Во многих случаях сочетание традиционных методов онлайн - тестирования с методами пограничного сканирования является решением на панели PCB.