Rancangan Elektronik - Ralat PCB cenderung untuk merancang ralat dan ketiadaan

Kami sering mendapati bahawa beberapa kesilapan sering muncul dalam beberapa peraturan atau fakta yang kita anggap sebagai tentu. jurutera elektronik juga akan mempunyai contoh dalam rancangan PCB.

Berikut adalah lapan kesalahpahaman tersingkatkan oleh jurutera rancangan PCB.

Satu: Keperlukan rekaan PCB papan ini tidak tinggi, dan ia dilengkapi dengan garis yang lebih baik dan garis kain automatik. Komen: Kawalan automatik pasti akan mengambil kawasan PCB yang lebih besar dan menghasilkan lebih banyak lubang daripada kawasan manual. Dalam sejumlah besar produk, penghasil papan PCB mengurangi harga. Selain faktor perniagaan, lebar baris dan bilangan lubang akan mempengaruhi PCB secara bersamaan. Output dan konsumsi bit menyimpan kos penyedia, dan ia juga telah mendapati sebab untuk menurunkan harga.

Isyarat bas ini ditarik oleh perlawanan, jangan risau. Komen: Ada banyak sebab kenapa isyarat perlu ditarik ke atas dan ke bawah, tetapi tidak semua isyarat perlu ditarik. Penolak tarik-up menarik isyarat input sederhana, dan semasa juga adalah puluhan mikroamper, tetapi apabila isyarat memandu ditarik, semasa akan mencapai kelas Ma. Sekarang sistem sering merupakan data alamat 32 bit, yang mungkin dipisahkan oleh 244/245 bas dan isyarat lain ditarik, dan resisten ini memakan beberapa watt kuasa.

Tiga: Bagaimana CPU dan FPGA tidak menggunakan port I/O? Kosongkan dulu, dan cakap nanti. Perhatian: Jika port I/O tidak digunakan semasa paus, sedikit gangguan luaran mungkin menjadi oscilasi berulang bagi isyarat input, dan penggunaan kuasa peranti MOS pada dasarnya bergantung pada bilangan pusingan sirkuit pintu. Jika anda menariknya, setiap pin juga akan mempunyai semasa aras-mikro, jadi cara terbaik adalah untuk menetapkan output (tentu saja, tiada isyarat pemacu lain boleh diterima di luar)

Empat: FPGA ini mempunyai banyak gerbang yang boleh digunakan, dan ia boleh digunakan untuk penuh. Perhatian: Penggunaan kuasa FGPA adalah proporsional dengan bilangan flip-flops yang digunakan dan bilangan flips. Oleh itu, penggunaan kuasa bagi jenis FPGA yang sama mungkin berubah 100 kali pada masa yang berbeza dalam sirkuit yang berbeza. Mengminimalisikan bilangan flip-flop kelajuan tinggi adalah kaedah asas untuk mengurangkan konsumsi kuasa FPGA.

Lima: Penggunaan kuasa cip kecil ini sangat rendah, jangan pertimbangkan. Komen: Sukar menentukan penggunaan kuasa cip dalaman yang tidak terlalu rumit. Ia bergantung pada semasa pada pin. ABT16244, konsum kuasa tanpa muatan kurang dari 1 MA, tetapi penunjuknya adalah bahawa setiap pin boleh memandu 60 muatan (contohnya, sepadan dengan puluhan perlawanan Ohm), iaitu, konsum kuasa muatan penuh adalah setinggi 60 * Tentu saja, 16 = 960mA, hanya arus bekalan kuasa terlalu besar, sehingga panas jatuh pada muatan.

Enam: Ingatan mempunyai banyak isyarat kawalan, saya hanya perlu menggunakan OE dan kita menghantar isyarat pada papan ini, memilih cip pada bar tanah, sehingga operasi baca apabila data output lebih cepat. Perhatian: Apabila pemilihan cip adalah sah (tidak kira-kira OE dan kita), kebanyakan penggunaan kuasa memori lebih daripada 100 kali lebih besar daripada apabila pemilihan cip tidak sah, jadi anda patut guna CS untuk mengawal cip sebanyak mungkin dan minimumkan pemilihan cip jika keperluan lain dipenuhi Lebar denyutan.

Tujuh: Mengapa isyarat ini bergegas? Selama pertandingan itu bagus, ia boleh dibuang. Perhatian: Kecuali beberapa isyarat khusus (seperti 100BASE-T, CML), terdapat overshoot, selama ia tidak terlalu besar dan tidak perlu dipertambangkan, walaupun pertandingan tidak sepadan dengan yang terbaik. Contohnya, impedance output TTL kurang dari 50 ohms, dan sekitar 20 ohms. Jika ia dilengkapi dengan perlawanan yang sepadan besar, arus sangat besar dan penggunaan kuasa tidak dapat diterima. Ia tidak boleh digunakan kecuali untuk amplitud isyarat terlalu kecil. isyarat umum dalam output Impedansi output kuasa output tinggi dan rendah biasanya berbeza, dan tiada cara untuk sepadan dengan sempurna. Oleh itu, TTL, LVDS, 422 dan isyarat lain yang sepadan boleh diterima selama ketinggalan.

Lapan: Ini adalah masalah pegawai perkakasan yang seharusnya mengurangi konsumsi tenaga sebanyak mungkin dalam proses produksi kilang PCB, dan tidak ada hubungannya dengan perisian. Komen: Perkasaan hanyalah pentas. Menyanyi adalah perisian. Bus ini diakses oleh hampir setiap cip, dan penukaran setiap isyarat hampir sepenuhnya dikawal oleh perisian. Jika perisian boleh mengurangi bilangan akses memori luaran (lebih banyak penggunaan pembolehubah daftar), dan lebih banyak penggunaan CACHE dalaman, balas tepat pada gangguan (gangguan biasanya aktif-tahap rendah dan dengan resisten tarik-up) dan tindakan spesifik lain untuk papan spesifik akan membuat kontribusi yang signifikan untuk mengurangi konsumsi kuasa.