Berita PCB - Cipta Proses Paralel dengan FPGA

Frekuensi Pertengahan Digital

Yang disebut frekuensi tengah, seperti yang disebutkan namanya, merujuk kepada bentuk isyarat frekuensi tengah. Frekuensi antarabangnya relatif dengan band dasar dan isyarat frekuensi radio. Frekuensi antarabangsa boleh mempunyai satu atau lebih aras, dan ia adalah jambatan antara band dasar dan frekuensi radio.

FPGA

Seperti yang dipaparkan dalam Gambar 1, seksyen frekuensi tengah dilaksanakan secara digital, dikenali sebagai frekuensi tengah digital. Teknologi IF digital biasanya termasuk pertukaran frekuensi naik-turun (DUC/DDC), penindasan faktor puncak (CFR), dan predistorsi digital (DPD).

DUC/DDC

DUC melaksanakan penukaran dari isyarat Band Asas ke isyarat Band Pas. Kadar pengumpulan isyarat band dasar kompleks input relatif rendah, biasanya kadar simbol modulasi digital. Isyarat band dasar ditapis dan kemudian diubah ke kadar sampel yang lebih tinggi untuk modulasi ke frekuensi pembawa IF NCO.

DUC biasanya perlu menyelesaikan bentuk denyut dan kemudian modulasi pembawa frekuensi tengah untuk memandu penyukar analog balik melalui DAC.

integer spektrum frekuensi bagi isyarat band dasar dilakukan oleh Penapis Saluran, biasanya oleh FIR. Interpolasi sebahagian menyelesaikan pengubahan kadar sampel isyarat dan penapisan, yang boleh dicapai oleh CIC atau FIR. Untuk isyarat band sempit, jika pertukaran kadar pengumpulan tinggi diperlukan, CIC akan sangat sesuai, dan akan lebih baik daripada FIR dalam terma prestasi atau simpanan sumber.

NCO ialah oscilator kawalan nombor, juga dikenali sebagai DDS, yang boleh digunakan untuk menghasilkan pasangan isyarat sinus ortogonal dan pembawa kosin yang dicampur dengan isyarat band dasar selepas interpolasi (meningkatkan kadar pemilihan sampel) untuk menyelesaikan pergerakan spektral.

Berbeza-beza dengan DUC, DDC pada dasarnya melakukan ini:

1. Spektrum Turun: Alihkan isyarat digital ADC ke band dasar dari frekuensi tengah ke spektrum berguna

2. Pengurangan kadar sampel: Kurangkan data pergeseran frekuensi dari kadar sampel tinggi ADC ke aras kadar sampel yang sesuai dengan perpuluhan.

3. Penapisan Saluran: Sebelum isyarat I/Q dihantar ke band dasar untuk pemprosesan, ia perlu ditapis aFPGAin

Sebenarnya, teknologi penukaran digital meningkat ke bawah diterapkan secara luas, dan ia adalah fungsi yang tidak diperlukan dalam komunikasi tanpa wayar, rangkaian TV kabel (Modem Kabel), siaran TV digital (DVB), peralatan imej perubatan (ultrasound), dan medan tentera.

CFR

Pada masa ini, banyak sistem komunikasi tanpa wayar, seperti WCDMA, WiMAX, di mana isyarat frekuensi biasanya terdiri dari beberapa isyarat band dasar independen. Sintesis isyarat IF mempunyai RaTIo Peak-to-Average yang besar dan sesuai dengan distribusi FPGAussian. Secara umum, kawasan linear amplifier kuasa (PA) terhad, dan julat kerja PA yang sepadan dengan isyarat frekuensi intermedi PAR yang lebih besar akan dikurangkan, menghasilkan pengurangan efisiensi PA. Oleh itu, ia sangat penting untuk mengurangi PAR isyarat IF sebelum PA. Pengurangan faktor puncak (CFR) digunakan untuk menyelesaikan fungsi ini. Ia akan membantu untuk memastikan lineariti output PA, mengurangkan radiasi luar-band dan meningkatkan efisiensi PA.

Pada masa ini, algoritma CFR yang digunakan dalam IF termasuk pegangan puncak (Clip), pemotongan puncak (Peak Windowing), dan pengurangan puncak (Peak CancellaTIon). Performasi dan kesadaran kaedah pemotongan puncak adalah sederhana. Pengurangan puncak mempunyai ciri-ciri luar band yang lebih baik daripada pengurangan puncak, tetapi ia memerlukan lebih banyak sumber bas lapangan.

DPD

Dalam sistem komunikasi tanpa wayar, output PA sering diperlukan untuk mempunyai linearitas tinggi untuk memenuhi keperluan ketat standar antaramuka udara, sementara penyembah linear sangat mahal. Untuk meningkatkan efisiensi output dan mengurangkan kos PA sebanyak mungkin, non-lineariti PA mesti diperbaiki. Pemprosesan predistorsi isyarat input PA adalah pilihan yang baik.

Implementasi DPD jatuh ke dua kategori: jadual carian (LUT) dan polinomial. Keuntungan dan kelemahan kedua-dua algoritma dipaparkan dalam Jadual 1.

Rancangan Frekuensi Pertengahan Digital Berdasarkan Proses Paralel FPGA

Keuntungan pelaksanaan pada FPGA

Pelaksanaan Frekuensi Pertengahan Digital oleh FPGA

Dengan dewasa teknologi komunikasi tanpa wayar kabel lebar seperti WiMAX/LTE, keperluan untuk lebar band frekuensi intermedi digital peranti tanpa wayar juga meningkat. Pada masa yang sama, teknologi multi-antena seperti MIMO sedang digunakan secara luas, dan bilangan saluran frekuensi intermedi digital juga meningkat dengan cepat.

Untuk keperluan lebar band yang besar, banyak pemproses DSP sukar untuk memenuhi aplikasi praktik, sementara cip dedikasi (ASSP) kekurangan fleksibiliti yang sepadan. Frekuensi tengah-digital (IF) dilaksanakan dengan menggunakan FPGA, yang boleh koordinasikan dengan baik konflik antara kuasa pemprosesan dan fleksibiliti. Pada masa yang sama, Altera telah mengembangkan sejumlah besar rancangan rujukan IF digital dan IP untuk aplikasi 3G/4G, yang mempermudahkan kesulitan pembangunan para penjana dan memperpendek siklus rancangan.

Ciri-ciri perkakasan adalah ia sesuai untuk pelaksanaan laluan data dengan kelajuan tinggi dan hubungan logik tidak rumit.

Melalui analisis kami tentang fungsi DDC dan DUC terdahulu, kami mendapati bahawa modul utama dan operasi untuk DDC/DUC adalah penapis CIC/FIR, NCO, interpolasi/perpecamasi, campuran. Proses ini pada dasarnya mudah, tetapi secara komputasi cepat, dan sangat sesuai untuk pelaksanaan pemrogram medan.

Di sisi lain, keuntungan arkitektur selari atas pemproses DSP adalah keuntungan FPGA. Setelah modul DDC/DUC selesai, ia boleh dilambangkan ke DDC/DUC berbilang dengan replikasi sederhana. Pada masa yang sama, peranti ADC/DAC boleh menyambungkan saluran berbilang DC/DUC, yang membuat ia mudah untuk menyokong sistem pembawa berbilang (MulTI-carrier).

Namun, kadang-kadang sumber dalaman bas lapangan terbatas. DDC/DUC berbilang bahkan boleh melakukan pembagian-masa pembagian pembilang, dan berkongsi sirkuit DDC/DUC. Sudah tentu, jam kerja sirkuit perlu ditambah dengan berbilang, selama prestasi bas medan berada dalam julat yang dibenarkan. Altera mempunyai rancangan rujukan yang menyokong termasuk WCDM A, TD-SCDMA, dan WiMAX.

Sirkuit CFR adalah secara komputasi intens, seperti TD-SCDMA, dengan kadar pengumpulan yang berlainan dari 61.44MHz hingga 92.16MHz. Proses paralel berdasarkan FPGA boleh lengkap.

DPD polinomial dibahagi ke modul maju dan balik. Modul maju adalah predistorter dan terdiri dari penapis FIR berbilang. Ia sangat sesuai untuk pelaksanaan perkakasan pada FPGA. inti IP Altera boleh menyediakan sokongan FIR yang sempurna. Modul terbalik menyediakan reka rujukan untuk algoritma konvergensi khusus, seperti LMS, RLS, dan Altera. Untuk RLS, rancangan rujukan Altera menggunakan pecahan QR, yang pendek masa konvergensi dan meningkatkan kestabilan algoritma.

Sumber yang disediakan oleh Altera

Altera telah melakukan banyak dalam inti IP, mengawal logik glue, logik antaramuka, alat dan proses desain, serta desain rujukan, selain mempertimbangkan situasi sebenar aplikasi IF digital dalam desain peranti.

Serye Cyclone dan Stratix Altera telah meningkat jauh dalam nombor dan kelajuan dalam terma memori terbenam dan darabkan dan tambah modul pada sumber peranti dalam medan FPGAte yang boleh diprogramkan medan.

Dalam aspek komponen inti IP DSP, Altera boleh menyediakan fungsi seperti FIR, NCO, CIC, CORDIC, dll. Untuk integrasi sistem yang ramah dengan pengguna, terdapat juga antaramuka bersatu untuk menyambungkan modul ini: antaramuka Avalon Streaming (Avalon-ST). Selain itu, untuk penggunaan semula dan demultipleksi berbilang saluran, Altera telah merancang Penukar Format Paket untuk antaramuka Avalon-ST, yang menyediakan antaramuka masa dan ruang antara saluran Avalon-ST tunggal atau berbilang dalam input dan saluran Avalon-ST tunggal atau berbilang dalam output untuk penggunaan semula dan demultipleksi berbilang saluran.

Dalam beberapa kawasan yang memerlukan fleksibiliti, seperti DPD, pemproses terbenam No. II Altera hanya berfungsi. Contohnya, pada laluan balas balik DPD, ia boleh membantu pengguna meningkatkan rutin interpolasi mereka sendiri dengan fleksibel. Pemproses terkandung Nios II juga boleh membantu sistem melakukan beberapa statistik data, pemindahan semula parameter, dan kerja pengurusan lain.

Dalam rancangan alat dan proses pengesahan, Altera mendorong ke hadapan proses rancangan terintegrasi MATLAB/Simulink+DSP Builder+Quartus II. Seperti yang dipaparkan dalam Gambar 3.

Simulink juga boleh integrasikan ModelSim dan penganalisis logik terbenam SignalTap-II pada FPGA untuk membantu pengguna dalam simulasi fungsi dan penyahpepijatan. Selain itu, fungsi perkakasan dalam Loop (Hardware In Loop) boleh membantu pengguna sahkan algoritma desain pada perkakasan sebenar, sementara juga mempercepat kelajuan sahihan.

Ralat Rujukan

WiMAX DUC/DDC

Ralat rujukan DDC/DUC WiMAX Altera berasaskan pada 1024-titik FFT OFDM dengan lebar band berfungsi 10 MHz. Kadar pengumpulan isyarat band dasar adalah 11.424 MSps, atau Kadar Simbol. Kadar pengumpulan isyarat IF adalah 91.392 MSps. Dari band dasar ke frekuensi tengah, jumlah delapan kali variasi kadar sampel diperlukan.

Seperti yang kita sebutkan sebelumnya, CIC sesuai untuk pengubahan kuasa tinggi band sempit di mana hanya pengubahan 8-kali diperlukan dan lebar banding isyarat berguna adalah 10MHz, jadi FIR adalah pilihan yang lebih baik untuk penapisan pemutusan atau interpolasi.

Apabila membahagi fungsi, kita mempertimbangkan sumber dan efisiensi pelaksanaan, membahagi penapis bentuk semula dan penapis interpolasi perpuluhan ke tiga FIR untuk merancang: G( z) bertanggungjawab untuk bentuk semula spektral, biasanya penapis kosinus (RRC) yang meningkat akar; Q( z) bertanggungjawab untuk penapisan perpuluhan ganda atau interpolasi; P( z) bertanggungjawab untuk penutupan empat kali ganda atau penapisan interpolasi.

Untuk menyimpan sumber bas medan dan memperbaiki prestasi, G(z) frekuensi kerja direka sebagai FIR berturut 111 dengan band transisi sempit. Q(z) kedua, urutan 79; P( z) hanya mempunyai 39 tertib dan frekuensi operasinya. Balasan kombinasi dari tiga penapis, dipaparkan dalam Figur 5, memenuhi sepenuhnya templat (Topeng) yang diperlukan oleh WiMAX.

Dalam pelaksanaan khusus bas medan, kita mempertimbangkan bahawa ciri-ciri penapis I/Q adalah sama. Untuk menyimpan sumber peranti, kita darabkan FIR tiga tahap I/Q. Lihat Figur 6.

Pada DDC, pertama kita campur isyarat IF 91,392 MSps dengan NCO melalui Oversample ke 182,784 MSps dalam dua cikel jam berturut-turut, dan kemudian melalui FIR tiga tahap, kita mendapat dua isyarat I/Q 11,424 MSps.

Pada DUC, FIR bekerja pada 22.848 MSps, 45.696 MSps dan 182.784 MSps, respectively. Dengan menambah dua isyarat IQ frekuensi campuran, satu band melepasi isyarat nombor sebenar diperoleh dengan kadar sampel 91.392 MSps.

Pada penggunaan semula/demultipleksi berbilang saluran, kami menggunakan Modul Penukaran Format Pakej Valon-ST (PFC) Altera untuk sambungan modul.

Keperluan biasa di stesen asas WiMAX ialah dua antena dihantar dan empat menerima antena, dan rancangan rujukan ini juga boleh menyokong dua antena dihantar dan empat menerima antena.

Ralat konstelasi relatif (Ralat Konselasi Relatif) DUC jauh lebih baik daripada nilai yang dinyatakan melalui pengesahihan simulasi desain rujukan. Contohnya, pada kadar 64QAM 3/4, RCE diukur ialah -55.29dB. Kesensitiviti penerimaan dan indeks Penolakan Saluran Berikut DDC jauh lebih baik daripada yang dijangka.

WiMAX CFR

Sistem WiMAX mempunyai keperluan yang lebih tinggi untuk CFR. Kerana modulasi 64QAM, Amplitud Vektor Ralat (EVM) memerlukan 3%, yang juga mempunyai keperluan yang lebih ketat untuk Nisbah Peak-to-Average (PAR) dan Nisbah Lekas Saluran Tetangga (ACLR). Skema CFR WiMAX Altera menggunakan algoritma Clipping Terbatas Institut Sains dan Teknologi Georgia, yang mempunyai EVM 3%, PAR Reduction 5dB dan penyebaran luar band yang sangat kecil.

Rancangan Frekuensi Pertengahan Digital Berdasarkan Proses Paralel FPGA

Rancangan Frekuensi Pertengahan Digital Berdasarkan Proses Paralel FPGA

WiMAX DPD

Lebar band frekuensi tengah WiMAX adalah lebih dari 10MHz, dan algoritma penyesuaian seperti LMS/RLS perlu diperkenalkan, yang memerlukan tahap tinggi kemampuan pemprosesan DSP dan fleksibiliti untuk seluruh modul DPD. Keperlukan desain boleh dipenuhi dengan baik dengan menggunakan "pemproses dalam cip NIOS II+FPGA unit persaudaraan memproses persaudaraan" Altera.

Rancangan Frekuensi Pertengahan Digital Berdasarkan Proses Paralel FPGA

Seperti yang dipaparkan dalam Gambar 8, modul maju adalah predistorter dan terdiri dari penapis FIR berbilang. Dalam pautan terbalik, kita mengumpulkan set 64 sampel dalam Cache Sampel. Dalam, pemproses terlibat Nios boleh membantu menghitung input CORDIC, dan pemecut CORDIC melakukan penghapusan QR. Nios kemudian melakukan konversi terbalik untuk kemaskini koeficien penapis FIR dalam pautan depan. Penggunaan pemproses lembut NIOS+CORDIC untuk menyelesaikan operasi matriks segitiga atas QRD_RLS adalah fleksibel, dan kita boleh menyesuaikan bilangan pemecut CORDIC untuk meningkatkan inverse. Laluan data ke modul.