Pembuatan PCB Ketepatan, PCB Frekuensi Tinggi, PCB Berkelajuan Tinggi, PCB Berbilang Lapisan dan Pemasangan PCB.
Kilang perkhidmatan tersuai PCB & PCBA yang paling boleh dipercayai.
Blog PCB
Rancangan Integriti isyarat untuk papan PCB Peranti Gigabit
Blog PCB
Rancangan Integriti isyarat untuk papan PCB Peranti Gigabit

Rancangan Integriti isyarat untuk papan PCB Peranti Gigabit

2022-04-22
View:96
Author:pcb

Ia memperkenalkan aplikasi Papan PCB alat desain untuk menyelesaikan masalah ini, seperti kesan kulit dan kehilangan dielektrik, kesan vias dan konektor, isyarat berbeza dan pertimbangan kabling, distribusi kuasa, dan kawalan EMI, dll. Pembangunan cepat teknologi komunikasi dan komputer telah membawa rancangan PCB kelajuan tinggi ke medan gigabit. Aplikasi peranti kelajuan tinggi baru membuat pemindahan jarak jauh kelajuan tinggi seperti ini pada pesawat belakang dan papan tunggal mungkin. Signal integrity issues (SI), integriti kuasa dan masalah kompatibiliti elektromagnetik juga lebih terkenal.

Papan PCB

Signal integrity refers to the quality of signal transmission on the signal line. Masalah utama termasuk refleksi, oscillasi, masa, melompat tanah dan bercakap salib. Integriti isyarat yang teruk tidak disebabkan oleh faktor tunggal, tetapi dengan kombinasi faktor dalam rekaan aras papan. Dalam rancangan PCB peralatan gigabit, reka integriti isyarat yang baik memerlukan jurutera untuk mempertimbangkan komponen sepenuhnya, skema sambungan garis trasmis, distribusi kuasa dan aspek EMC. Alat EDA untuk desain PCB kelajuan tinggi telah berevolusi dari pengesahan simulasi murni ke kombinasi desain dan pengesahan, membantu desainer menetapkan peraturan awal dalam desain untuk mengelakkan ralat daripada mencari masalah kemudian dalam desain. Semasa kadar data meningkat dan reka-reka menjadi lebih kompleks, alat analisis sistem PCB kelajuan tinggi menjadi lebih diperlukan. Alat ini termasuk analisis masa, analisis integriti isyarat, desain analisis sweep parameter ruang, Ralat EMC, analisis stabiliti sistem kuasa, dan lebih. . Di sini kita akan fokus pada beberapa isu yang patut dianggap dalam analisis integriti isyarat dalam rancangan PCB peranti gigabit.

High Speed Devices and Device Models
Although the gigabit transmit and receive component suppliers will provide desain information about the chip, terdapat juga proses bagi penyedia peranti untuk memahami integriti isyarat peranti baru, jadi panduan desain yang diberikan oleh penyedia peranti mungkin tidak dewasa, dan yang satu adalah bahawa kewajiban desain yang diberikan oleh penyedia peranti biasanya sangat ketat, dan ia akan menjadi sangat sukar bagi jurutera desain untuk memenuhi semua peraturan desain. Oleh itu, ia diperlukan bagi insinyur integriti isyarat untuk menggunakan alat analisis simulasi untuk menganalisis peraturan ketat penyedia dan rancangan sebenar, menyelidiki dan optimize pemilihan komponen, topologi, skema yang sepadan, dan nilai komponen yang sepadan, dan akhirnya mengembangkan penyelesaian untuk memastikan integriti isyarat. Peraturan bentangan dan penghalaan PCB. Oleh itu, analisis simulasi isyarat gigabit telah menjadi sangat penting, dan peran model peranti dalam kerja analisis integriti isyarat telah diberi semakin banyak perhatian.

Model komponen biasanya termasuk model IBIS dan model Spice. Kerana simulasi aras papan hanya peduli tentang balas isyarat dari pin output ke pin input melalui sistem sambungan, dan penghasil IC tidak mahu bocorkan maklumat sirkuit terperinci di dalam peranti, dan masa simulasi model Spice tahap-transistor biasanya tidak tahan, jadi model IBIS digunakan dalam PCB kelajuan tinggi. Medan desain secara perlahan-lahan diterima oleh semakin banyak pembuat peranti dan insinyur integriti isyarat.

jurutera sering mempertanyakan kepekatan model IBIS apabila ia berkaitan dengan simulasi sistem PCB untuk peranti gigabit. Apabila peranti berfungsi dalam kawasan ketepuan dan batasan transistor, model IBIS kekurangan maklumat terperinci yang mencukupi untuk menggambarkan kawasan tidak linear balas sementara, dan hasil simulasi oleh model IBIS tidak dapat menghasilkan maklumat balas yang model aras-transistor boleh. Namun, bagi peranti jenis ECL, model IBIS boleh dicapai yang sangat konsisten dengan hasil simulasi model aras-transistor. The reason is very simple. Pemacu ECL berfungsi di kawasan linear bagi transistor, dan bentuk gelombang output lebih dekat dengan bentuk gelombang ideal. Menurut piawai IBIS, model IBIS relatif.

Bila kadar pemindahan data meningkat, peranti perbezaan yang dikembangkan berdasarkan teknologi ECL telah dikembangkan. Piawai LVDS dan CML, antara lain, telah membuat penghantaran isyarat gigabit mungkin. Seperti yang boleh dilihat dari perbincangan di atas, the IBIS standard is still applicable to the design of gigabit systems due to the circuit structure and the corresponding differential technology application. Ini juga dipaparkan dalam beberapa kertas yang diterbitkan melaksanakan model IBIS kepada 2.Ralat LVDS dan CML 5Gbps. Kerana model IBIS tidak sesuai untuk menggambarkan sirkuit aktif, ia tidak sesuai untuk banyak peranti Gbps yang mempunyai sirkuit pre-fokus untuk pembayaran kehilangan. Oleh itu, dalam rancangan sistem gigabit, the IBIS model works effectively only if:
1. Differential devices operate in the amplification region (linear V-I curve)
2. Device does not have active pre-emphasis circuitry
3. The device has a pre-emphasis circuit but is not enabled (with a short interconnect system enabling pre-emphasis may lead to worse results)
4. Peranti mempunyai sirkuit pre-fokus pasif, tetapi sirkuit boleh dipisahkan dari kematian peranti. Bila kadar data adalah 10Gbps atau lebih, bentuk gelombang output lebih seperti gelombang sinus, dan model Spice lebih berlaku.

Loss effect
When the signal frequency increases, pengurangan pada garis penghantaran tidak dapat diabaikan. Pada masa ini, diperlukan untuk mempertimbangkan kerugian disebabkan oleh perlawanan yang sama bagi konduktor dalam siri dan konduktansi yang sama bagi medium dalam selari, dan model garis transmisi yang hilang perlu digunakan untuk analisis.

Model yang sama bagi garis penghantaran yang hilang dipaparkan dalam Figur 1. Ia boleh dilihat dari angka bahawa perlawanan seri yang sama R dan konduktansi paralel yang sama G digunakan untuk mengukur kehilangan. Rezistensi seri yang sama R adalah resistensi disebabkan oleh resistensi DC dan kesan kulit. Keperlawanan DC adalah perlawanan konduktor sendiri, yang ditentukan oleh struktur fizikal konduktor dan resistiviti konduktor. Apabila frekuensi meningkat, kesan kulit mula berfungsi. Kesan kulit adalah fenomena dimana arus isyarat dalam konduktor berkoncentrasi pada permukaan konduktor apabila isyarat frekuensi tinggi melewati konduktor. Di dalam konduktor, densiti semasa isyarat sepanjang saluran konduktor runtuh secara eksponensial, dan kedalaman yang menurun kepada 1/e asal dipanggil kedalaman kulit. Semakin tinggi frekuensi, semakin kecil kedalaman kulit, yang menyebabkan meningkat perlawanan konduktor. Kedalaman kulit adalah secara bertentangan dengan punca kuasa dua frekuensi.

Equivalent parallel conductance G is also called dielectric kehilangan (Dielectric Loss). Pada frekuensi rendah, konduktansi selari yang sama berkaitan dengan konduktiviti besar dan konduktansi yang sama bagi medium, semasa frekuensi meningkat, sudut kehilangan dielektrik mula mendominasi. Pada masa ini, konduktiviti dielektrik ditentukan oleh sudut kehilangan dielektrik dan frekuensi isyarat. Secara umum, apabila frekuensi kurang dari 1GHz, kehilangan kesan kulit bermain peran utama, dan apabila frekuensi di atas 1GHz, kehilangan dielektrik dominasi. Pemalar dielektrik, sudut kehilangan dielektrik, konduktiviti konduktor dan frekuensi batasan boleh ditetapkan dalam perisian simulasi. Perisian akan mempertimbangkan kesan kulit dan kehilangan dielektrik mengikut struktur garis penghantaran semasa simulasi. Jika simulasi penahanan, pastikan tetapkan frekuensi batasan yang sepadan menurut lebar band isyarat. Lebar jalur ditentukan oleh kadar pinggir isyarat. Banyak isyarat 622MHz tidak berbeza dengan 2.Kadar pinggir isyarat 5GHz. Selain itu, yang sama juga boleh dilihat dalam model garis penghantaran yang hilang. Keperlawanan dan konduktansi berbeza dengan frekuensi.

Effects of Vias and Connectors
The vias transmit the signal to the other side of the board. Bahagian logam menegak diantara papan adalah impedance yang tidak boleh dikawal, dan titik pengalihan dari arah mengufuk ke arah menegak adalah titik pecahan, yang akan menghasilkan refleksi, and its appearance should be minimized. In gigabit system design simulation, untuk mempertimbangkan kesan vias, a melalui model diperlukan. Struktur model melalui adalah dalam bentuk perlawanan seri R, induktan L dan kondensator paralel C. Menurut permintaan aplikasi khusus dan ketepatan, struktur RLC berbilang boleh digunakan secara selari, dan sambungan dengan konduktor lain boleh dianggap. Pada masa ini, model melalui adalah matriks. Ada dua cara untuk mendapatkan melalui model, satu diterima dengan ujian seperti TDR, and the other can be extracted by the 3D field extractor (Field Solver) according to the physical structure of the via. Melalui parameter model berkaitan dengan bahan PCB, stackup, tebal, pad/saiz antipad, and how the wires that connect to it are connected. Dalam perisian simulasi, parameter berbeza boleh ditetapkan mengikut keperluan ketepatan, perisian akan mengekstrak model lubang melalui mengikut algoritma yang sepadan dan mempertimbangkan pengaruhnya semasa simulasi.

Dalam rancangan PCB sistem gigabit, pengaruh sambungan patut dianggap secara khusus. Sekarang pembangunan teknologi konektor kelajuan tinggi boleh memastikan kontinuiti impedance dan pesawat tanah semasa penghantaran isyarat. Analisis simulasi sambungan dalam desain adalah kebanyakan Model berbilang-baris digunakan. Model berbilang-garis sambungan adalah model yang diekstrak dengan mempertimbangkan sambungan induktif dan kapasitif diantara pin dalam ruang tiga-dimensi. Model berbilang-baris sambungan biasanya menggunakan ekstraktor medan tiga-dimensi untuk mengekstrak matriks RLGC, yang biasanya dalam bentuk sub-sirkuit model Spice. Kerana struktur kompleks model, ia mengambil masa yang lama untuk analisis ekstraksi dan simulasi. Dalam perisian SpecctraQuest, the Spice model of the connector can be edited into an Espice model, yang boleh ditugaskan ke peranti atau dipanggil secara langsung, atau ia boleh disunting ke dalam model pakej dalam format DML dan ditugaskan ke peranti untuk digunakan.

Differential Signaling and Routing Considerations
Differential signal has the advantages of strong anti-interference and high transmission rate. Dalam penghantaran isyarat gigabit, ia boleh mengurangi pengaruh percakapan salib dan EMI. Bentuk sambungannya termasuk sambungan pinggir dan sambungan atas-bawah, sambungan longgar dan sambungan ketat. Berbanding dengan pasangan atas dan bawah, sambungan pinggir mempunyai keuntungan pengurangan percakapan salib yang lebih baik, kawat yang sesuai, dan pemprosesan sederhana. Sambungan atas dan bawah sering dilaksanakan pada Papan PCBs dengan ketepatan kabel tinggi. Berbanding dengan pasangan longgar, sambungan ketat mempunyai kemampuan anti-gangguan yang lebih baik dan boleh mengurangi percakapan salib, dan pasangan terbuka boleh mengawal lebih baik keterusan jejak perbezaan. Peraturan laluan perbezaan spesifik patut mempertimbangkan kesan kontinuiti impedance, loss, crosstalk, dan jejak perbezaan panjang mengikut situasi yang berbeza. Garis berbeza menggunakan diagram mata untuk menganalisis hasil simulasi. Perisian simulasi boleh tetapkan kod urutan rawak untuk menghasilkan diagram mata, dan boleh masukkan parameter gelisah dan ofset untuk menganalisis pengaruhnya pada diagram mata.

Power Distribution and EMC
The increase in data transfer rates, ditampilkan dengan kadar pinggir yang lebih cepat, memerlukan kestabilan bekalan kuasa melalui band frekuensi yang lebih luas. Sistem kelajuan tinggi boleh melepasi arus sementara 10A dan memerlukan aliran bekalan kuasa 50mV, which means that the impedance of the power distribution network must be within 5mΩ within a certain frequency range. Contohnya, masa naik isyarat kurang dari 0.5n, yang patut dianggap. Julat lebar band adalah sehingga 1.0GHz. Dalam rancangan sistem gigabit, it is necessary to avoid the interference of synchronization noise (SSN) and ensure that the power distribution system has a low impedance in the bandwidth range. Secara umum, dalam band frekuensi rendah, penghapusan kondensator digunakan untuk mengurangi impedance, dan dalam band frekuensi tinggi, distribusi bekalan kuasa dan pesawat tanah terutama dianggap. Figur 4 menunjukkan plot tindak balas frekuensi perubahan impedance dengan dan tanpa menyambung kondensator dalam lapisan tenaga dan pesawat tanah.

Perisian SpecctraQuest boleh menganalisis pengaruh bunyi penyegerakan disebabkan oleh struktur pakej. The Power Integrity (PI) software uses the frequency domain to analyze the power distribution system, yang dapat menganalisis nombor dan lokasi kapasitor penyahpautan secara efektif, serta pengaruh kuasa dan pesawat tanah. jurutera melakukan pemilihan kapasitor penyahpautan serta penempatan, penghalaan, dan analisis distribusi planar.

EMC bermakna kompatibiliti Elektromagnetik, and the resulting problems include excessive electromagnetic radiation and susceptibility to electromagnetic radiation. Alasan utama ialah frekuensi operasi sirkuit terlalu tinggi dan bentangan dan kawat tidak masuk akal. Pada masa ini, ada alat perisian untuk simulasi EMC, tetapi masalah EMC boleh disebabkan oleh sebab elektromagnetik. Sukar untuk tetapkan parameter simulasi dan keadaan sempadan, yang secara langsung akan mempengaruhi ketepatan dan kemudahan untuk hasil simulasi. Praktik biasa adalah untuk melaksanakan peraturan desain yang mengawal EMC pada setiap pautan desain, untuk mencapai peraturan-dipandu dan kawalan dalam setiap pautan desain, dan selepas rancangan ini diuji dan disahkan, peraturan baru boleh dibentuk dan dilaksanakan pada peraturan baru Papan PCB design.