Pembuatan PCB Ketepatan, PCB Frekuensi Tinggi, PCB Berkelajuan Tinggi, PCB Berbilang Lapisan dan Pemasangan PCB.
Kilang perkhidmatan tersuai PCB & PCBA yang paling boleh dipercayai.
Data PCB

Data PCB - Teknologi Baru Ralat Papan PCB Sistem Terintegrasi

Data PCB

Data PCB - Teknologi Baru Ralat Papan PCB Sistem Terintegrasi

Teknologi Baru Ralat Papan PCB Sistem Terintegrasi

2022-07-29
View:163
Author:pcb

Kebanyakan elektronik semasa Papan PCB reka-reka adalah reka-reka aras sistem yang terintegrasi, dan seluruh projek termasuk desain perkakasan dan pembangunan perisian. Ciri-ciri teknikal ini menghasilkan cabaran baru kepada jurutera elektronik. First, bagaimana untuk membahagi perisian sistem dan fungsi perkakasan secara rasional dalam tahap reka awal untuk membentuk struktur fungsi yang berkesan untuk menghindari proses siklus yang berlebihan; saat, cara merancang prestasi tinggi dan kepercayaan tinggi Papan PCBs dalam masa pendek. Kerana pembangunan perisian bergantung pada penyelesaian perisian, siklus desain boleh dikurangkan lebih efektif hanya jika desain seluruh mesin dilalui. Kertas ini membahas ciri-ciri baru dan strategi baru desain papan-papan sistem di bawah latar belakang teknik baru. As we all know, pembangunan teknologi elektronik berubah dengan setiap hari yang berlalu, dan punca perubahan ini adalah kerana kemajuan teknologi cip. Proses setengah konduktor semakin dekat kepada had fizik dan kini telah mencapai tahap sub-mikron dalam, dan sirkuit skala ultra besar telah menjadi aliran utama pembangunan cip. Dan proses dan perubahan skala ini telah membawa banyak tekanan reka elektronik baru di seluruh industri elektronik. Ralat aras papan telah juga terpengaruh sangat. Perubahan yang jelas ialah jenis pakej cip sangat kaya; kedua, pakej lead dengan densiti tinggi dan pakej miniatur telah menjadi fashion, untuk mencapai miniaturisasi seluruh produk, seperti aplikasi lebar teknologi MCM. Selain itu, peningkatan frekuensi operasi cip membolehkan meningkatkan frekuensi operasi sistem. Dan perubahan-perubahan ini tidak dapat dihindari membawa banyak masalah dan cabaran untuk desain aras papan. First, kerana semakin meningkat sempadan fizikal bagi saiz pin dan pin yang padat tinggi, yang menghasilkan kadar laluan rendah; saat, kerana meningkat frekuensi jam sistem, masa, dan masalah integriti isyarat; Kompleks lengkap, reka prestasi tinggi dengan alat yang lebih baik.

Papan PCB

Rancangan sirkuit digital kelajuan tinggi (iaitu frekuensi jam tinggi dan pinggir cepat) telah menjadi aliran utama. Miniaturisasi produk dan prestasi tinggi mesti menghadapi masalah kesan distribusi disebabkan oleh teknik desain isyarat-campuran (iaitu desain digital, analog, dan RF campuran) di papan yang sama. The increase in design difficulty makes the traditional design process and design method, as well as the CAD tools on the PC difficult to meet the current technical challenges. Oleh itu, pemindahan platform alat perisian EDA dari UNIX ke platform NT telah menjadi trend yang dikenali oleh industri. Secara umum, apabila lambat antara sambungan isyarat lebih besar dari 20% masa ambang pengbalikan isyarat pinggir, wayar isyarat pada papan akan menunjukkan kesan garis penghantaran, iaitu, sambungan bukan lagi prestasi wayar murni yang menunjukkan parameter lumped. Sebaliknya, ia menunjukkan kesan parameter yang disebarkan, dan rancangan ini adalah rancangan kelajuan tinggi. Dalam rancangan sistem digital kelajuan tinggi, perancang mesti mengatasi pembalikan palsu dan penyelesaian isyarat disebabkan oleh parasitik, iaitu, masalah masa dan integriti isyarat. Pada masa ini, ini juga masalah penutup botol yang perancang sirkuit kelajuan tinggi mesti selesaikan. Kita boleh jumpa bahawa dalam rancangan sirkuit kelajuan tinggi tradisional, tetapan peraturan elektrik dan tetapan peraturan fizikal adalah terpisah. Ini membawa kelemahan berikut: jurutera perlu menghabiskan banyak usaha pada tahap desain awal untuk melakukan analisis depan yang melelahkan (ie, logic setup-physical implementation) untuk merancang strategi laluan fizikal yang memenuhi keperluan elektrik. Kesan kelajuan tinggi adalah subjek kompleks, dan kesan yang diinginkan tidak boleh dicapai hanya dengan mengawal panjang wayar dan garis selari. Para desainer pasti menghadapi sebuah dilema seperti itu. Peraturan fizikal dengan komponen palsu tidak berlaku dalam kawat sebenar, dan dia perlu mengubah peraturan berulang kali untuk membuat mereka mempunyai nilai praktik. Apabila laluan selesai, ia boleh dianalisis dengan alat-alat selepas pengesahan. Tetapi jika masalah ditemui, jurutera mesti kembali ke rancangan dan membuat penyesuaian struktur atau peraturan. Ini adalah proses ciklik yang tidak berguna. Ia akan mempengaruhi masa untuk pasar produk. Apabila terdapat hanya beberapa atau puluhan jaringan wayar kritik dalam desain, kaedah fizikal yang dipandu peraturan boleh menyelesaikan tugas desain dengan baik; tetapi apabila terdapat ratusan atau ribuan jaringan wayar dalam rancangan, kaedah fizikal yang dipandu oleh peraturan adalah dasar. Tidak sehingga tugas desain. Pembangunan teknologi elektronik memanggil kebangkitan kaedah baru dan alat baru untuk menyelesaikan masalah yang menghadapi desain. Untuk menyelesaikan kekurangan rancangan kelajuan tinggi dipandu oleh peraturan fizikal, seseorang yang memahami industri yang terlibat dalam penyelidikan dan pembangunan rancangan sirkuit digital kelajuan tinggi EDA menyarankan konsep rancangan fizikal yang dipandu peraturan elektrik pada masa nyata tiga tahun yang lalu. Reform telah dilakukan.


Sintesis sambungan adalah satu istilah biasa untuk kaedah elektrik pada masa sebenar dipandu peraturan, iaitu, dalam proses bentangan fizikal dan penghalaan, sintesis sambungan melaksanakan analisis pada masa sebenar menurut peraturan elektrik, mengekstrak strategi penghalaan yang memenuhi keperluan desainer, dan membuat desain lulus. pendekatan ini secara dasar menghapuskan puncak pendekatan fizik yang dipandu oleh peraturan dengan mengintegrasikan keperluan elektrik dan implementasi fizik melalui sintesis terhubung. Penghalangan bunyi input dan peraturan penghalangan masa dalam alat; mengawal masa bentangan untuk memenuhi keterangan masa; lakukan pre-optimizasi integriti isyarat; sintesis aras papan untuk memastikan jaringan kritik memenuhi keperluan elektrik; lengkap penghalaan jaringan umum; optimizasi. Melalui kaedah yang dipandu oleh peraturan elektrik, ia mungkin untuk menilai kualiti secara efektif sebelum merancang bentangan, mengesan penyelesaian isyarat, dan menentukan topologi jaring yang sepadan dan struktur terminal yang sepadan dan nilai perlahan. Selepas selesai bentangan dan laluan, selepas pengesahan boleh dilakukan, dan bentuk gelombang boleh dikesan secara visual dengan oscilloscope perisian. Untuk masalah masa dan gangguan yang ditemui pada masa ini, fungsi optimasi sintesis routing boleh digunakan untuk menyelesaikannya.


Solusi Design Sinyal-Mixed


desain seri tradisional

Itu selepas jurutera elektronik menyelesaikan semua rancangan sirkuit bahagian depan, ia diserahkan kepada perancang aras papan fizikal untuk menyelesaikan pelaksanaan bahagian belakang. Siklus desain adalah jumlah desain sirkuit dan masa desain aras papan. Selepas rancangan paralel miniaturisasi novel menjadi idea rancangan aliran utama dan teknologi hibrid telah diadopsi secara luas, kaedah rancangan berantai agak lama. Kita mesti inovasi dalam kaedah desain, dan menggunakan alat EDA yang berkuasa untuk membantu desain, untuk memenuhi keperluan pasar tepat waktu. Seperti yang kita semua tahu, mustahil bagi kita semua berada di semua medan, dan mustahil untuk menyelesaikan semua kerja dengan cepat dalam masa singkat. Konsep kumpulan desain telah diusulkan dalam konteks ini dan digunakan secara luas. Banyak syarikat kini mengambil pendekatan pasukan desain untuk pembangunan produk kerjasama. Iaitu, menurut kompleksiti rancangan dan perbezaan modul fungsi, seluruh rancangan dibahagi ke blok blok blok fungsi berbeza, dan pembangun rancangan berbeza melaksanakan sirkuit logik dan rancangan papan PCB secara paralel; Kemudian pada tahap atas desain, hasil desain akhir setiap blok BLOCK, Transfer dalam cara "peranti" untuk sintesis desain papan keseluruhan. pendekatan ini dipanggil penggunaan semula reka papan PCB. Melalui kaedah ini, ia tidak sukar untuk melihat bahawa ia boleh sangat pendek siklus desain, dan masa desain hanya jumlah masa desain blok BLOCK yang mengambil banyak masa, dan masa pemprosesan sambungan antaramuka belakang.


Teknologi berasal

Untuk memenuhi keperluan pengguna pada aras yang berbeza, penghasil yang fokus pada produk awam sering perlu mengembangkan produk dengan fungsi dan gred yang berbeza untuk menguasai pasar. Dalam masa lalu, untuk pembangunan produk dengan fungsi yang berbeza, kami sering menggunakan proses desain yang berbeza untuk melaksanakannya secara terpisah, yang, menggunakan data reka berbeza untuk menghasilkan papan dengan fungsi berbeza untuk melaksanakan produk. Kegagalan ialah peningkatan biaya dan siklus desain dipenjarakan, dan pada masa yang sama, the artificial unreliable factor of the product is increased. Banyak pembuat kini menggunakan teknologi derivasi untuk menyelesaikan masalah di atas, yang, gunakan data proses desain yang sama untuk menghasilkan produk dari siri fungsi yang berbeza, untuk mengurangi kos dan meningkatkan kualiti Papan PCB.