Pembuatan PCB Ketepatan, PCB Frekuensi Tinggi, PCB Berkelajuan Tinggi, PCB Berbilang Lapisan dan Pemasangan PCB.
Kilang perkhidmatan tersuai PCB & PCBA yang paling boleh dipercayai.
Data PCB
Penyelesaian isyarat integriti untuk reka bentuk PCB digital berkelajuan tinggi
Data PCB
Penyelesaian isyarat integriti untuk reka bentuk PCB digital berkelajuan tinggi

Penyelesaian isyarat integriti untuk reka bentuk PCB digital berkelajuan tinggi

2022-08-23
View:57
Author:pcb

Dengan peningkatan kelajuan tukar output sirkuit terintegrasi dan peningkatan ketepatan Papan PCB, Integriti isyarat telah menjadi salah satu isu yang mesti bimbang dalam digital kelajuan tinggi PRalat CB. Parameter komponen dan Papan PCBs, dan bentangan komponen pada Papan PCB , kabel garis isyarat kelajuan tinggi dan faktor lain akan menyebabkan masalah integriti isyarat.
Untuk PBentangan CB, integriti isyarat memerlukan menyediakan bentangan papan yang tidak mempengaruhi masa isyarat atau tekanan, semasa untuk penghalaan sirkuit, integriti isyarat memerlukan menyediakan komponen penghentian, strategi penempatan, dan penghalaan maklumat. Kelajuan isyarat tinggi pada PCB, penempatan tidak betul bagi komponen penghentian, atau kabel tidak betul isyarat kelajuan tinggi boleh menyebabkan masalah integriti isyarat, yang mungkin menyebabkan sistem mengeluarkan data yang salah, litar untuk berfungsi secara tidak biasa atau bahkan tidak berfungsi sama sekali. Penuh mempertimbangkan faktor integriti isyarat dalam proses desain dan mengambil tindakan kawalan efektif telah menjadi topik panas dalam PIndustri reka CB hari ini.

1. Signal integrity issues
Good signal integrity means that the signal responds with the correct timing and voltage level values when needed. Sebaliknya, masalah integriti isyarat berlaku bila isyarat tidak menjawab dengan betul. Masalah integriti isyarat boleh menyebabkan atau secara langsung menyebabkan gangguan isyarat, ralat masa, data tidak betul, alamat dan baris kawalan, dan kerosakan sistem, dan bahkan kerosakan sistem. Disebabkan oleh kombinasi faktor. Kelajuan penukaran IC, penempatan tidak betul bagi komponen penghentian, atau pengalihan isyarat kelajuan tinggi yang salah boleh menyebabkan masalah integriti isyarat. Masalah integriti isyarat utama termasuk: lambat, refleksi, bunyi tukar segerak, oscilasi, melompat tanah, crosstalk, dll.

2. Definition of Signal Integrity
Signal integrity refers to the ability of the signal to respond with the correct timing and voltage in the circuit. Ia adalah keadaan di mana isyarat tidak rosak. Ia menunjukkan kualiti isyarat pada garis isyarat.

2.1 Delay
Delay means that the signal is transmitted at a limited speed on the wires of the Papan PCB. Isyarat dihantar dari penghantar ke penerima, dan ada perlahan penghantaran di antara. Lembatan isyarat akan mempengaruhi masa sistem, and the propagation delay mainly depends on the length of the wire and the dielectric constant of the medium around the wire. Dalam sistem digital kelajuan tinggi, panjang garis penghantaran isyarat adalah faktor langsung yang mempengaruhi perbezaan fasa puls jam. Perbezaan fasa puls jam merujuk kepada dua isyarat jam yang dijana pada masa yang sama, dan masa mereka tiba di ujung penerima tidak disegerakkan. Perbezaan fasa denyutan jam mengurangkan jangkaan kedatangan pinggir isyarat. Jika perbezaan fasa denyutan jam terlalu besar, isyarat ralat akan dijana pada akhir penerimaan. Seperti yang dipaparkan dalam Gambar 1, lambat garis penghantaran telah menjadi bahagian penting dari siklus denyutan jam.

2.2 Reflection
The reflection is the echo on the sub-transmission line. When the signal delay time (Delay) is much greater than the signal transition time (Transition Time), garis isyarat mesti digunakan sebagai garis penghantaran. Apabila pengendalian karakteristik garis penghantaran tidak sepadan dengan pengendalian muatan, part of the signal power (voltage or current) is transmitted to the line and reaches the load, tetapi sebahagian daripada ia tergambar. Jika impedance muatan lebih kecil daripada impedance asal, refleksi adalah negatif; jika tidak, refleksi adalah positif. Variasi dalam geometri jejak, penghentian wayar tidak betul, transmisi melalui sambungan, dan ketinggalan pesawat kuasa boleh menyebabkan refleksi seperti itu.

2.3 SSN
When many digital signals on the PCB are switched synchronously (such as the data bus of the CPU, bas alamat, dll.), kerana kekuatan pada garis kuasa dan garis tanah, bunyi tukar segerak akan dijana, dan pesawat tanah akan melompat di garis tanah. Noise (melompat tanah). Kekuatan SSN dan lompatan tanah juga bergantung pada I/O ciri-ciri litar terpasang, halangan lapisan bekalan kuasa dan lapisan pesawat PCB, dan bentangan dan laluan peranti kelajuan tinggi pada PCB.

2.4 Crosstalk
Crosstalk is the coupling between two signal lines, dan induksi dan kapasitasi antara garis isyarat menyebabkan bunyi di garis. Pemasangan kapasitif mengakibatkan semasa pemasangan, semasa sambungan induktif mengakibatkan tekanan sambungan. Bunyi salib berasal dari sambungan elektromagnetik antara garis isyarat, antara sistem isyarat dan sistem distribusi kuasa, dan antara vias. Crosstalk mungkin menyebabkan jam palsu, ralat data intermittent, dll., mempengaruhi kualiti penghantaran isyarat sebelah. Sebenarnya, kita tidak perlu menghapuskan pencerobohan, as long as it is controlled within the range that the system can bear. Parameter bagi PLapisan CB, jarak antara garis isyarat, karakteristik elektrik hujung pemandu dan hujung penerima, dan kaedah penghentian dasar semua mempunyai pengaruh tertentu pada percakapan salib.

2.5 Overshoot and Undershoot
Overshoot is a peak or valley value exceeding the set voltage, untuk pinggir naik, ia merujuk kepada tegangan, and for falling edges, ia merujuk kepada tegangan. Menembak apabila lembah atau puncak berikutnya melebihi tekanan ditetapkan. Terlalu berlebihan boleh menyebabkan dioda perlindungan berfungsi, menyebabkannya gagal awal. Excessive undershoot can cause spurious clock or data errors (misoperations).

2.6 Ringing and Rounding
Oscillation is the repeated overshoot and undershoot. Ossilasi isyarat adalah oscilasi disebabkan oleh induktansi dan kapasitasi transisi pada garis, yang dimiliki oleh keadaan yang kurang damp, Sementara oscilasi sekeliling milik keadaan yang berlebihan. Ossilasi dan mengelilingi oscilasi, seperti refleksi, disebabkan oleh banyak faktor, dan oscilasi boleh dikurangkan dengan penghentian yang betul, tetapi tidak dapat dibuang sepenuhnya.

2.7 Ground bounce noise and return noise
When there is a large current surge in the circuit, ia akan menyebabkan bunyi penerbangan tanah. Contohnya, apabila output sejumlah besar cip dihidupkan pada masa yang sama, arus transient besar akan mengalir melalui pesawat kuasa cip dan papan, dan pakej cip dan bekalan kuasa Induktan dan perlawanan pesawat menyebabkan bunyi bekalan kuasa, which creates voltage fluctuations and changes in the true ground plane (OV), yang boleh mempengaruhi perilaku komponen lain. Peningkatan kapasitasi muatan, kurangnya resistensi muatan, peningkatan induksi tanah, dan peningkatan nombor peranti tukar akan menyebabkan peningkatan lompatan tanah. Due to the division of the ground plane (including power supply and ground), contohnya, pesawat tanah dibahagi menjadi tanah digital, tanah analog, tanah perisai, dll., when the digital signal goes to the analog ground area, the ground plane return noise will be generated. Begitu juga, pesawat kuasa juga boleh dibahagi menjadi 2.5 V, 3.3 V, 5 V, dll. Oleh itu, dalam tekanan-berbilang PRalat CB, bunyi melompat dan bunyi kembali ke pesawat tanah memerlukan perhatian khusus.

3. Signal integrity solutions
The signal integrity problem is not caused by a single factor, tetapi disebabkan oleh kombinasi faktor dalam rekaan aras papan. The main signal integrity problems include reflection, bunyi, ground bounce, crosstalk, dll. Berikut terutama memperkenalkan percakapan salib dan refleksi.

3.1 Crosstalk Analysis
Crosstalk refers to the undesired voltage noise interference on adjacent transmission lines due to electromagnetic coupling when a signal propagates on a transmission line. Percakapan salib berlebihan boleh menyebabkan pemicuan palsu sirkuit, yang menyebabkan sistem tidak berfungsi dengan betul. Oleh kerana saiz perbualan salib adalah secara bertentangan dengan jarak garis, ia adalah proporsional dengan panjang selari garis. Crosstalk varies with circuit load. Untuk topologi dan kabel yang sama, semakin besar beban, semakin besar percakapan salib. Crosstalk adalah proporsional dengan frekuensi isyarat. Dalam sirkuit digital, perubahan pinggir isyarat mempengaruhi perbualan salib. Semakin cepat pinggir berubah, semakin besar percakapan salib.

Menurut ciri-ciri di atas perbualan salib, it can be summarized into the following methods to reduce crosstalk:
1) Reduce the transition rate of the signal edge if possible. Bila memilih peranti, cuba pilih peranti perlahan semasa memenuhi spesifikasi desain, dan menghindari campuran jenis isyarat yang berbeza, kerana isyarat yang berubah cepat mempunyai bahaya percakapan salib untuk isyarat yang berubah perlahan.
2) The crosstalk generated by capacitive coupling and inductive coupling increases with the increase of the load impedance of the interfered line, supaya mengurangi muatan boleh mengurangi pengaruh gangguan sambungan.
3) When the wiring conditions permit, cuba mengurangi panjang selari antara garis pemindahan bersebelahan atau meningkatkan jarak antara wayar sambungan kapasitif yang mungkin berlaku, such as using the 3W principle (the distance between traces must be a single trace width) 3 times or the distance between two traces must be greater than 2 times the width of a single trace). Pendekatan yang lebih efektif adalah untuk mengisolasi konduktor dengan wayar tanah.
4) Inserting a ground wire between adjacent signal wires can also effectively reduce capacitive crosstalk. Kabel tanah ini perlu disambung ke lapisan tanah setiap 1/4 panjang gelombang.
5) It is difficult to suppress inductive coupling. Ia diperlukan untuk mengurangi bilangan gelung sebanyak mungkin, kurangkan kawasan loop, dan menghindari berkongsi seksyen wayar yang sama untuk gelung isyarat.
6) The signal layer traces of two adjacent layers should be vertical, dan jejak selari sepatutnya dihindari sebanyak mungkin untuk mengurangi perbualan salib antara lapisan.
7) The surface layer has only one reference layer, dan pasangan kawat lapisan permukaan lebih kuat daripada lapisan tengah. Oleh itu, isyarat yang lebih sensitif untuk saling bercakap patut ditempatkan dalam lapisan sebanyak mungkin.
8) Through termination, hujung jauh dan dekat garis penghantaran dan impedance terminal sepadan dengan garis penghantaran, yang boleh mengurangi penyelesaian dan gangguan refleksi.

3.2 Reflection Analysis
When the signal propagates on the transmission line, selagi perubahan impedance ditemui, refleksi akan berlaku. Kaedah utama untuk menyelesaikan masalah refleksi adalah untuk melakukan persamaan impedance terminal.

1) Typical Transmission Line Termination Strategy
In high-speed digital systems, ketidaksepadan impedance pada garis transmisi akan menyebabkan refleksi isyarat. Kaedah untuk mengurangi dan menghapuskan refleksi adalah untuk melakukan impedance terminal sepadan pada hujung penghantaran atau hujung penerima mengikut impedance karakteristik garis penghantaran, supaya koeficien refleksi sumber atau koeficien refleksi muatan adalah O. The length of the transmission line meets the following conditions and should use termination technology: L>tr/2tpd. Dalam formula, L ialah panjang garis penghantaran; tr adalah masa naik isyarat sumber; tpd adalah lambat penghantaran muatan per unit panjang garis penghantaran. Dua strategi biasanya diterima untuk penghentian garis penghantaran: sepadan dengan impedance muatan dengan impedance garis penghantaran, yang, penghentian selari; dan menyesuaikan impedance sumber dengan impedance garis penghantaran, yang, serial termination.
2) Ppenghentian aral
Ppenghentian aral adalah terutamanya untuk menyambungkan impedance tarik-up atau tarik-down sebanyak mungkin kepada akhir muatan untuk mencapai persamaan impedance terminal.
3) Serial termination
Serial termination is achieved by inserting a resistor into the transmission line in series as close to the source as possible. Penghentian siri adalah untuk sepadan dengan impedance sumber isyarat. Keperlawanan penentang siri yang disisipkan ditambah impedance output sumber pemacu seharusnya lebih besar daripada atau sama dengan impedance garis penghantaran. This strategy suppresses the signal reflected back from the load by making the reflection coefficient at the source end (the load end inputs high impedance and does not absorb energy) and then reflects back from the source end to the load end.

3.2.2 Teknologi Pembatasan Berbeza Process Devices
The technical solutions of impedance matching and termination vary with the interconnection length and the series of logic devices in the circuit. Hanya menggunakan kaedah penghentian yang betul dan sesuai untuk situasi tertentu boleh mengurangi refleksi isyarat secara efektif. Secara umum, bagi sumber pemacu proses CMOS, nilai penghalang output adalah relatif stabil dan dekat dengan nilai penghalang garis penghantaran, jadi menggunakan teknologi penghentian berantai untuk peranti CMOS akan mencapai keputusan yang lebih baik; sementara sumber pemacu proses TTL berada dalam impedance output berbeza bila mengeluarkan logik aras tinggi dan rendah. Pada masa ini, menggunakan skema penghentian Thevenin selari adalah strategi yang lebih baik; Peranti ECL biasanya mempunyai impedance output yang sangat rendah, jadi ia adalah litar ECL untuk menggunakan penentang penghentian tarik-turun pada hujung penerimaan litar ECL untuk menyerap tenaga. Teknologi penghentian universal. Sudah tentu., kaedah di atas tidak sama. Perbezaan dalam sirkuit khusus, pemilihan topologi rangkaian, dan bilangan muatan di hujung penerima adalah semua faktor yang boleh mempengaruhi strategi penghentian. Oleh itu, semasa melaksanakan skema penghentian litar dalam litar kelajuan tinggi, perlu mempertimbangkan situasi khusus. untuk memilih skema penghentian yang sesuai untuk mendapatkan kesan penghentian terbaik.

4. Signal integrity analysis and modeling
Reasonable circuit modeling and simulation is a common solution to signal integrity. Dalam desain sirkuit kelajuan tinggi, analisis simulasi semakin menunjukkan ketinggalannya. Ia menyediakan para desainer dengan keputusan desain yang tepat dan intuitif, yang sesuai untuk pengesan awal masalah dan revisi tepat waktu, dengan itu mengurangi masa desain dan mengurangi kos desain. Terdapat tiga model yang biasa digunakan: SPICE model, Model IBIS, Verilog-A model. SPICE adalah simulator sirkuit analog untuk tujuan umum yang berkuasa. Ia terdiri dari dua bahagian: Persamaan Model dan Model Punit synonyms for matching user input. Sejak persamaan model diberikan, SPModel ICE boleh terhubung dengan algoritma simulator, and better analysis efficiency and analysis results can be obtained;  model IBIS digunakan khusus untuk integriti isyarat digital pada Papan PCB level and system level. Model analitik. Ia menggunakan bentuk I/V dan V/Jadual T untuk menggambarkan ciri-ciri sirkuit integrasi digital I/O units and pins. Analisis model IBIS bergantung pada bilangan titik data dan darjah data dalam 1/V dan V/Jadual T. Berbanding dengan SPICE model, model IBIS kecil secara kira-kira. Untuk memastikan bahawa PPapan CB mempunyai integriti isyarat yang baik, diperlukan untuk mengintegrasikan berbagai-bagai faktor pengaruh, bentangan dan kabel rasional, so as to improve product performance.