Teknologi PCB - Apa jenis kemahiran digunakan untuk mengubah papan salinan PCB?

Dalam proses penukaran papan salinan papan sirkuit dan rancangan PCB, disebabkan format data atau fail yang berbeza antara platform perisian berbeza, sering diperlukan menggunakan alat lain untuk menukar platform atau format fail. Dalam artikel ini, kami akan memperkenalkan anda dari Protel kepada kemahiran Pertukaran Allegro.

1. Protel skema untuk tangkap CIS

Kita boleh guna fungsi baru Protel DXP SP2 untuk menyedari penukaran skema Protel. Melalui fungsi ini, kita boleh mengubah skema Protel secara langsung ke CIS Capture.

Di sini, kami hanya mengajukan beberapa tindakan pencegahan yang telah dikira melalui latihan.

1) Apabila Protel DXP mengeluarkan fail DSN Tangkap, ia tidak mengeluarkan maklumat pakej. Dalam Capture, kita akan melihat atribut cap kaki PCB dari semua komponen kosong. Ini memerlukan kita untuk menambah maklumat pakej secara manual ke komponen, yang juga merupakan kerja yang paling memakan masa dalam keseluruhan proses penukaran. Apabila menambah maklumat pakej, perhatikan untuk mengekalkan konsistensi pakej dengan reka Protel PCB, dan keterangan Cadence pada nama pakej. Contohnya, pemberontak yang pakej dalam Protel adalah AXIAL0.4 akan diubahsuai ke AXIAL04 dalam pertukaran perpustakaan pakej yang diterangkan kemudian. Ini kerana Cadence tidak membenarkan "." dalam nama pakej; contoh lain ialah sambungan DB9. Dipakej dalam Protel sebagai DB9RA/F, ia akan diubah ke DB9RAF. Oleh itu, apabila kita tambah maklumat pakej ke komponen dalam Capture, kita mesti mempertimbangkan perubahan nama ini.

2) Pin tersembunyi atau nombor pin bagi beberapa peranti akan hilang semasa proses penukaran dan perlu ditambah dalam Capture menggunakan kaedah penyunting perpustakaan. Secara umum, peranti yang mudah untuk kehilangan nombor pin adalah peranti diskret seperti resistor dan kondensator.

3) Dalam rancangan hierarkik PCB, bas yang disambung antara modul perlu dinamakan dalam Capture. Walaupun bas seperti itu telah dinamakan dalam rancangan induk di Protel, ia mesti dicipta semula dalam Capture untuk memastikan sambungan.

4) Untuk peranti dengan bahagian berbilang dalam pakej, perhatikan untuk mengubah nombor bit. Contohnya, 74ls00, gunakan dua pintu di Protel, nombor lokasi adalah U8A, U8B. Maklumat tersebut akan hilang dalam pertukaran dan perlu ditambah lagi.

Pada dasarnya perhatikan pada titik di atas, dengan bantuan Protel DXP, kita boleh tukar skema Protel menjadi Capture. Lanjutkan promosi, ini juga menyediakan cara untuk perpustakaan simbol skematik Protel yang ada untuk ditukar ke Capture.

Kedua, penukaran perpustakaan pakej Protel

Menggunakan Protel untuk desain PCB untuk masa yang lama, kita akan sentiasa mengumpulkan perpustakaan pakej Protel yang besar yang telah diuji dalam latihan. Apabila platform desain diubah, bagaimana untuk menyimpan perpustakaan pakej ini sentiasa sakit kepala. Di sini, kita akan menggunakan Orcad Layout, dan alat Cadence bebas Layout2Allegro untuk menyelesaikan kerja ini.

1) Letakkan pakej PCB dalam PCB kosong dalam Protel, dan keluarkan fail PCB dalam format Protel PCB 2.8 ASCII;

2) Guna Bentangan Orcad untuk mengimport fail PCB Protel 2.8 ASCII ini;

3) Guna Layout2Allegro untuk menukar fail MAX Layout yang dijana ke fail BRD Allegro;

4) Seterusnya, kita gunakan fungsi Eksport Allegro untuk output perpustakaan pakej dan perpustakaan pad, dan penukaran perpustakaan pakej Protel ke Allegro selesai.

Ketiga, pertukaran PCB Protel ke Allegro

Dengan asas dua langkah sebelumnya, kita boleh melakukan penukaran dari Protel PCB ke Allegro. Proses penukaran ini lebih tepat proses penyembahan rancangan. Kita akan mengembalikan bentangan Protel PCB dan jalur di Allegro.

1) Hantar senarai rangkaian format Allegro yang dijana oleh langkah kedua Tangkap ke Allegro BRD sebagai titik permulaan untuk kerja reproduksi kita;

3) Untuk pulihkan maklumat kawat, Specctra patut digunakan sebagai jambatan. Pertama, eksport fail DSN Specctra yang mengandungi maklumat kawat dari Protel. Untuk fail DSN ini, kita perlu memperhatikan 2 titik berikut:

4) Nama lapisan di Protel berbeza dari nama di Allegro. Sila perhatikan menggunakan penyunting teks untuk membuat perubahan yang sesuai. Contohnya, lapisan atas dan bawah dalam Protel adalah Toplayer dan Bottomlayer, sementara di Allegro kedua lapisan ini pernah dipanggil TOP dan BOTTOM;

5) Perhatikan untuk periksa definisi laluan dalam Specctra dan tambahkannya ke peraturan Allegro. Takrifkan vias di Allegro untuk output maklumat kawat dari Specctra. Anda boleh guna sesion, wayar, dan fail laluan. Ia disarankan untuk menggunakan fail laluan, dan kemudian mengimport maklumat kawat ke dalam kami dan mengembalikan bentangan Allegro PCB, dan kami dilakukan dari Protel Conversion of PCB to Allegro BRD.

Protek ke kaedah konversi Allegro

Dengan pembangunan cepat industri IT hari ini, keperluan peralatan perkakasan semakin meningkat. Penjana PCB perkakasan menghadapi masalah bagaimana untuk merancang PCB kelajuan tinggi dan densiti tinggi. Seperti yang dikatakan, jika pekerja ingin melakukan pekerjaan mereka dengan baik, mereka harus pertama-tama mematikan alat mereka. Ini juga sebab mengapa lebih dan lebih desainer PCB meninggalkan alat desain PCB rendah-end dan memilih perisian PCB EDA prestasi tinggi yang disediakan oleh syarikat seperti Cadence.

Tetapi perubahan semacam ini pasti akan membawa masalah semacam satu atau lain. Sebab kenalan dan penggunaan awal, terdapat banyak pengguna Protel di China. Apabila mereka memilih penyelesaian PCB kelajuan tinggi Cadence, mereka semua menghadapi masalah bagaimana untuk memindahkan rancangan Protel mereka ke dalam perisian rancangan PCB Cadence.

Masalah yang ditemui dalam proses ini boleh dibahagi secara kira-kira kepada dua jenis: yang pertama ialah reka-reka tidak terlalu rumit, dan reka-reka PCB hanya mahu menggunakan fungsi penghalaan automatik kuat Cadence CCT untuk menyelesaikan kerja kabel; kedua ialah rancangan ini kompleks, dan penjana PCB perlu bergantung pada alat analisis bunyi kepercayaan digunakan untuk simulasi isyarat dan bunyi rancangan dan tetapkan topologi kawat rangkaian wayar.

Untuk kes pertama, kerja penukaran yang perlu dilakukan adalah relatif mudah. Anda boleh guna alat penukaran Protel ke CCT yang disediakan oleh Protel atau Cadence untuk menyelesaikan kerja ini. Untuk kes kedua, kerja yang perlu dilakukan adalah relatif rumit, dan kaedah perubahan ini akan diperkenalkan secara singkat di bawah.

Objek analisis alat analisis isyarat-ke-bunyi Cadence adalah fail brd Cadence Allegro, dan Allegro boleh baca senarai rangkaian pihak ketiga yang memenuhi keperluan. Format rangkaian Telexis senarai output oleh Protel memenuhi keperluan Allegro untuk senarai rangkaian pihak ketiga, supaya anda boleh Injek fail Protel ke dalam Allegro.

Ini dua titik untuk perhatian pembaca. Pertama, senarai rangkaian pihak ketiga Allegro tidak membenarkan "." dalam seksyen $PACKAGE; kedua, dalam Protel, kita menggunakan bentuk BasName[0:N] untuk mewakili bas, dan BasName[x] untuk mewakili isyarat dalam bas. Perwakilan isyarat dalam bas dalam senarai jaringan parti ketiga Allegro adalah Bas NameX. Pembaca boleh menyelesaikan masalah ini dengan mengubah secara langsung output senarai rangkaian Telexis oleh Protel.

Allegro juga perlukan fail keterangan peranti Device.txt bagi setiap jenis peranti bila menyuntik senarai rangkaian pihak ketiga. Formatnya adalah seperti ini:

Pakej: jenis pakej

Kelas: gaya kelas

Jumlah Pinnumber: total pinnumber

Pinused: ...

Item yang biasa digunakan adalah PAKKETAN, KLASS, PINCOUNT. PAKKETAN menggambarkan pakej peranti, tetapi Allegro akan menggunakan item PAKKETAN dalam senarai rangkaian dan abaikan item ini dalam fail keterangan peranti bila menyuntik senarai rangkaian. CLASS menentukan jenis peranti untuk analisis isyarat-ke-bunyi. Cadence membahagi peranti ke tiga kategori: IC, IO, dan DISCRETE. PINCOUNT menunjukkan bilangan pin peranti. Untuk kebanyakan peranti, cukup untuk memasukkan tiga item ini ke dalam fail Device.txt.

Dengan senarai rangkaian pihak ketiga dan fail keterangan peranti, kita boleh menggantikan desain skematik dalam Protel ke dalam perisian desain PCB Cadence dalam bentuk senarai rangkaian. Seterusnya, penjana PCB boleh guna perisian PCB Cadence untuk mengembangkan PCB kelajuan tinggi dan densiti tinggi. Fungsi kuat desain menyempurnakan desain anda sendiri.