Fabricación de PCB de precisión, PCB de alta frecuencia, PCB multicapa y montaje de PCB.
Es la fábrica de servicios personalizados más confiable de PCB y PCBA.
Blog de PCB
Mejora de la eficiencia del diseño de PCB mediante el uso de IP
Blog de PCB
Mejora de la eficiencia del diseño de PCB mediante el uso de IP

Mejora de la eficiencia del diseño de PCB mediante el uso de IP

2022-06-01
View:73
Author:pcb

El énfaSis de este artículo es PCB Board Diseñador, Además, la planificación topológica y las herramientas de enrutamiento se utilizan para apoyar la rápida realización de todo el período de investigación. PCB Board Diseño. El trabajo de los ingenieros de diseño es obtener IP mediante la colocación de un pequeño número de componentes necesarios y la planificación de rutas críticas de interconexión entre estos componentes.. Una vez obtenida la IP, La información IP se puede proporcionar a PCB Board Diseñador, Quién puede terminar el resto del diseño.


Los ingenieros de diseño obtienen IP, los diseñadores de PCB utilizan herramientas de planificación topológica y enrutamiento para apoyar IP, y completan rápidamente todo el diseño de PCB. Los ingenieros de diseño ya tienen esta información y los resultados son comparables, lo que es muy útil para los diseñadores de PCB. En muchos diseños, los ingenieros de diseño y los diseñadores de PCB realizan la colocación y el cableado interactivos, lo que consume mucho tiempo valioso para ambas partes. La interacción es necesaria, pero consume tiempo e ineficiente. El plan inicial proporcionado por el ingeniero puede ser dibujado a mano, sin componentes proporcionales apropiados, ancho de bus o pistas de pin. Dado que los diseñadores de PCB participan en el diseño, aunque los ingenieros que utilizan técnicas de planificación topológica pueden obtener la disposición e interconexión de algunos componentes, el diseño puede requerir la disposición de otros componentes, el acceso a otras estructuras de Io y bus y todas las interconexiones. Incluso terminado. Los diseñadores de PCB deben adoptar la planificación topológica e interactuar con los componentes dispuestos y no dispuestos. Esto puede formar un plan de diseño e interacción para mejorar la eficiencia del diseño de PCB.

PCB Board

A medida que el diseño de las regiones clave y de alta densidad se completa y el mapa topológico se obtiene, el diseño se puede completar antes del mapa topológico final. Por lo tanto, algunas rutas topológicas pueden tener que ser usadas con diseños existentes. Aunque tienen baja prioridad, todavía necesitan conectarse. Por lo tanto, una parte del plano se crea alrededor del componente después del diseño. Además, el plan puede requerir más detalles para dar la prioridad necesaria a otras señales. Para planificar el bus, los diseñadores de PCB deben considerar algunos obstáculos existentes, reglas de diseño para cada capa y otras limitaciones importantes. El detalle "1" planifica los pines de los componentes en la capa superior "roja", que se derivan de los pines de los componentes y se conectan a la ruta topológica en el detalle "2". Esta sección utiliza un área no empaquetada, que sólo se identifica como una capa routable. Desde el punto de vista del diseño, parece obvio que el algoritmo de enrutamiento usará conexiones de nivel superior a la ruta topológica Roja. Sin embargo, algunos obstáculos pueden permitir que el algoritmo elija otras capas de enrutamiento antes de enrutar automáticamente este bus en particular. A medida que el bus se organiza en trayectorias estrechas en cada capa, el diseñador comienza a planificar la transición a la capa 3 en el detalle "3", y considera la distancia que el bus recorre en cada capa. Tenga en cuenta que la ruta topológica en la capa 3 es más amplia que la capa superior porque se necesita espacio adicional para acomodar la impedancia. Además, el diseño especifica la ubicación exacta de la transición de la capa (17 a través de agujeros). CuYo la ruta topológica se mueve a lo largo de la parte central derecha de la figura 3 al detalle "4", es necesario dibujar muchos puntos de conexión t unitarios a partir de la conexión de la ruta topológica y de cada pin de componente. La elección del diseñador de PCB es mantener la mayor parte del flujo de conexión en la capa 3 y penetrar en otras capas para conectar los pines de los componentes. Por lo tanto, dibujan un área topológica para indicar la conexión del arnés principal a la capa 4 (Rosa), conectan estos conectores t unitarios a la capa 2, y luego se conectan a los pines del dispositivo usando otros agujeros. La ruta topológica continúa en la capa 3, con el detalle "5" conectado al dispositivo activo. Estas conexiones se conectan desde el pin activo a la resistencia desplegable bajo el dispositivo activo. El diseñador utiliza otra región topológica para especificar la conexión de la capa 3 a la capa 1, donde los pines de los componentes se dividen entre el dispositivo activo y la resistencia desplegable. La planificación detallada de este nivel puede completarse en unos 30 segundos. Una vez capturado el plan, el diseñador de PCB puede querer enrutar inmediatamente o crear más planes topológicos, y luego utilizar enrutamiento automático para completar todos los planes topológicos. El resultado de la planificación completa al enrutamiento automático toma menos de 10 segundos. La velocidad no es realmente importante, de hecho, si ignoras las intenciones del diseñador, la calidad del cableado automático es mala, es una pérdida de tiempo total. La siguiente figura muestra los resultados del enrutamiento automático.


Ruta topológica

A partir de la esquina superior izquierda, todos los cables que salen de los pines de los componentes siguen la intención expresada por el diseñador en la capa 1 y se comprimen en una estructura de bus compacta como se muestra en "1" y "2" en la figura 4. La transición entre la capa 1 y la capa 3 se produce en el detalle "3" y toma la forma de un orificio denso en el espacio. Una vez más, la impedancia se considera aquí, por lo que la trayectoria es más amplia y el espacio es más grande, representado por la trayectoria de ancho real. Los 17 bits se dividen en cuatro tipos diferentes de dispositivos, representando la intención del diseñador de la capa y el flujo de ruta, y pueden ser capturados en aproximadamente 30 segundos. Luego puede realizar enrutamiento automático de alta calidad, que toma unos 10 segundos. ¿Al elevar el nivel de abstracción del enrutamiento a la planificación topológica, el tiempo total de interconexión se reduce en gran medida, y los diseñadores tienen una comprensión muy clara de la densidad y el potencial para completar el diseño antes de que comience la interconexión, por ejemplo, por qué el enrutamiento se queda en el punto de diseño? ¿Por qué no continuar con la planificación y añadir trazas más tarde? ¿Cuándo se planifica la topología completa? Si se tiene en cuenta el ejemplo anterior, cuando se considera una orden de cambio de ingeniería (eco, ingeniería), la abstracción de un plan se puede utilizar con otro plan en lugar de 17 redes separadas, cada una con muchos segmentos y muchos agujeros. Este concepto es particularmente importante cuando se considera una orden de cambio de Ingeniería (eco, ingeniería).


Orden de cambio de ingeniería (ECO)

En el siguiente ejemplo, el pin FPGA aún no está completo. Los ingenieros de diseño han informado a los diseñadores de PCB de este hecho, pero por razones de tiempo, necesitan avanzar tanto en el diseño como sea posible antes de que el pin FPGA esté completo. Después de conocer los pines, los diseñadores de PCB comienzan a planificar el espacio de FPGA. Al mismo tiempo, los diseñadores deben considerar el plomo de otros dispositivos a FPGA. Io originalmente estaba programado para estar en el lado derecho de la FPGA, pero ahora está en el lado izquierdo de la FPGA, lo que hace que la salida del pin sea completamente diferente de lo que estaba planeado originalmente. Debido a que los diseñadores trabajan a un nivel más alto de abstracción, pueden adaptarse a estos cambios eliminando la sobrecarga de mover todas las pistas alrededor de la FPGA y reemplazarlas con cambios topológicos de ruta. Sin embargo, no se trata sólo de FPGA; Estos nuevos Pines también pueden afectar a los cables que salen del dispositivo en cuestión. Para adaptarse a la ruta de entrada de plomo del paquete plano, también debe mover el extremo de la ruta; De lo contrario, las trayectorias distorsionadas causarán un desperdicio de espacio valioso en PCB de alta densidad. Las distorsiones de estos bits requieren trayectorias adicionales y espacios a través de agujeros que pueden no ser satisfechos al final del diseño. No es posible realizar esos ajustes en todas estas rutas si el tiempo es corto. La clave es que la planificación topológica proporciona un nivel más alto de abstracción, por lo que es mucho más fácil implementar estas eco. El algoritmo de enrutamiento automático está diseñado para seguir la intención del diseñador y establecer la prioridad de calidad a la prioridad de cantidad. Si se determina que hay un problem a de calidad, es mejor dejar que la conexión falle que producir un cableado de mala calidad, esto es correcto por dos razones. En primer lugar, es más fácil construir una conexión muerta que limpiar un mal seguimiento y otras operaciones de enrutamiento automático. En segundo lugar, la intención del diseñador se realiza para que el diseñador decida la calidad de la conexión. Sin embargo, estos puntos sólo son útiles si la conexión de la traza de falla es relativamente simple y local. Un buen ejemplo es que los routers no pueden realizar el 100% de las conexiones programadas. En lugar de sacrificar la calidad, es mejor dejar que algunos planes fracasen y dejar rastros de incoherencia. Todas las trayectorias se encaminan a través de la planificación topológica, pero no todas apuntan a los pines de los componentes. Esto asegura que hay espacio para conexiones muertas y proporciona conexiones relativamente fáciles.


Topology planning is a tool that accompanies Este Diseño process of PCBs with digital signals and is easy for Diseño engineers to use, Pero también tiene un espacio específico, Capa, Y la capacidad de flujo de conexión para la planificación compleja. PCB Board Diseñadors can use Este topology planning tool at Este beginning of the design or after the design engineer has acquired their IP, Depende de quién Use esta herramienta flexible para adaptarse fácilmente a su entorno de diseño. Los routers topológicos sólo tienen que seguir el plan o la intención del diseñador para proporcionar resultados de enrutamiento de alta calidad. Cuando se enfrenta a eco, La planificación topológica funciona mucho más rápido que una sola conexión, Esto permite a los routers topológicos adoptar eco más rápidamente, Proporcionar resultados rápidos en PCB Board.