Data PCB - Menulis Petua Pemeriksa Peraturan Reka Bentuk Lembaga PCB

Kertas ini menerangkan pendekatan sistematik untuk menulis pemeriksa peraturan reka bentuk papan PCB (DRC). Sebaik sahaja reka bentuk PCB diperoleh dengan alat penjanaan skematik, DRC boleh dijalankan untuk mencari sebarang pelanggaran peraturan reka bentuk. Operasi ini mesti selesai sebelum pemprosesan seterusnya boleh bermula, dan pemaju alat penjanaan skematik pembangunan mesti menyediakan alat DRC yang mudah diakses oleh kebanyakan pereka. Terdapat banyak kelebihan untuk menulis pemeriksa peraturan reka bentuk PCB anda sendiri. Walaupun pemeriksa reka bentuk tidak semudah itu, ia tidak tidak mustahil dicapai, kerana mana-mana pereka yang biasa dengan pengaturcaraan atau bahasa skrip yang sedia ada boleh merancang pemeriksa. Kelebihan kerja ini adalah tidak ternilai.

Walau bagaimanapun, alat tujuan umum yang dipasarkan sering tidak cukup fleksibel untuk memenuhi keperluan reka bentuk tertentu. Oleh itu, pelanggan mesti mencerminkan keperluan ciri baru kepada pemaju alat DRC, yang biasanya mengambil sejumlah wang dan masa tertentu, terutamanya apabila keperluan sentiasa dikemas kini. Nasib baik, kebanyakan pemaju alat menyediakan pelanggan dengan cara yang mudah untuk menulis DRC mereka sendiri untuk memenuhi keperluan tertentu. Walau bagaimanapun, alat yang kuat ini belum diiktiraf atau digunakan secara meluas. Artikel ini menyediakan panduan praktikal untuk menggunakan alat DRC untuk mendapatkan faedah. Oleh kerana DRC mesti melintasi seluruh diagram litar reka bentuk papan PCB, termasuk setiap simbol, setiap pin, setiap jaring, setiap atribut, dan jika perlu, mencipta bilangan fail "dilampirkan" yang tidak terhad. Seperti yang dijelaskan dalam Seksyen 4.0, DRC boleh menandakan sebarang penyimpangan kecil yang melanggar peraturan reka bentuk. Sebagai contoh, salah satu fail yang menyertai mungkin mengandungi semua kapasitor pemisahan yang digunakan dalam reka bentuk. Jika bilangan kapasitor lebih rendah atau lebih tinggi daripada yang dijangka, tanda merah akan ditandai [1] di mana mungkin terdapat masalah saluran kuasa dv / dt. Fail sampingan ini mungkin diperlukan, tetapi tidak mana-mana alat DRC komersial mesti dapat menciptanya. Satu lagi kelebihan DRC ialah ia boleh dikemas kini dengan mudah untuk menampung ciri reka bentuk baru, seperti yang mungkin menjejaskan peraturan reka bentuk. Selain itu, sebaik sahaja pengalaman yang mencukupi dalam bidang ini diperoleh, banyak fungsi lain boleh dilaksanakan. Sebagai contoh, jika anda boleh menulis DRC anda sendiri, maka anda boleh menulis alat penciptaan bil bahan (BOM) anda sendiri, yang boleh lebih baik mengendalikan keperluan pengguna tertentu, seperti bagaimana untuk mendapatkan peranti "perkakasan tambahan" yang bukan itu sendiri sebahagian daripada pangkalan data skematik (contohnya soket, pengering haba, atau pemacu skru). Sebagai alternatif, pereka boleh menulis penganalisis senarai netlog Verilog mereka sendiri dengan fleksibiliti penuh dalam persekitaran reka bentuk, seperti cara mendapatkan model Verilog atau fail masa untuk peranti tertentu. Malah, kerana DRC melintasi seluruh diagram litar reka bentuk, semua maklumat yang sah boleh dikumpulkan untuk mengeluarkan simulasi dan / atau BOM yang diperlukan untuk analisis senarai netlog reka bentuk PCB. Ia agak jauh untuk membincangkan topik-topik ini tanpa memberikan sebarang kod program, jadi kita akan menggunakan alat pengambilalihan diagram litar sebagai contoh. Artikel ini menggunakan alat ViewDraw yang dibangunkan oleh Mentor Graphics, yang dilampirkan kepada barisan produk PADS-Designer. Di samping itu, kami telah mengamalkan alat ViewBase, perpustakaan rutin C yang dimudahkan yang boleh dipanggil untuk mengakses dan mengakses pangkalan data ViewDraw. Menggunakan alat ViewBase, pereka boleh dengan mudah menggunakan bahasa C / C untuk menulis alat DRC yang lengkap dan cekap untuk ViewDraw [2] [3]. Ia penting untuk diperhatikan bahawa prinsip asas yang dibincangkan di sini sama-sama terpakai kepada mana-mana alat skematik PCB lain. fail input Selain pangkalan data diagram litar, DRC juga memerlukan beberapa fail input yang boleh menggambarkan situasi tertentu untuk dikendalikan, seperti sambungan automatik ke pesawat kuasa dengan nama bersih kuasa yang sah. Sebagai contoh, jika jaringan kuasa dinamakan POWER, maka pesawat kuasa akan disambungkan secara automatik ke pesawat kuasa menggunakan peranti pakej belakang (seperti yang terpakai untuk ViewDrawpcbfwd). Berikan di bawah adalah senarai fail input yang mesti diletakkan di lokasi global tetap supaya DRC boleh mencari dan membacanya secara automatik, dan kemudian menyimpan maklumat ini di dalam DRC pada masa berjalan. Fail legal_pwr_net_name adalah pilihan, fail ini mengandungi semua nama bersih undang-undang isyarat POWER, seperti VCC, V3_3P dan VDD. Dalam alat susun atur / penghalalan PCB, nama perlu sensitif kepada huruf besar. Secara umumnya, VCC tidak sama dengan Vcc atau vcc. VCC boleh menjadi bekalan kuasa 5.0V, dan V3_3P boleh menjadi bekalan kuasa 3.3V. * Fail legal_pwr_net_name adalah pilihan, kerana fail konfigurasi peranti pembungkus belakang biasanya mesti mengandungi satu set nama bersih powerline undang-undang. Jika alat penghalalan Cadence Design Systems Allegro digunakan, nama fail pcbfwd adalah allegro.cfg dan mempunyai parameter kemasukan berikut:Tanah: VSS CGND GND GROUNDBekalan kuasa: VCC VDD VEE V3_3P V2_5P 5V 12VIf DRC boleh membaca fail allegro.cfg secara langsung, dan bukannya legal_pwr_net_name, ia akan mendapatkan hasil yang lebih baik (iaitu kurang peluang memperkenalkan kesilapan). Sesetengah simbol mesti mempunyai pin talian kuasa luaran kerana simbol ini tidak disambungkan ke lapisan talian kuasa biasa. Sebagai contoh, pin VCC peranti ECL boleh disambungkan kepada sama ada VCC atau GROUND; pin VEE-nya boleh disambungkan ke pesawat GROUND atau -5.0V. Di samping itu, pin talian kuasa juga boleh disambungkan ke penapis sebelum mencapai lapisan talian kuasa. Pin talian kuasa biasanya tidak dilampirkan secara luaran kepada simbol peranti. Sebaliknya, atribut simbol (dipanggil SIGNAL di sini) menerangkan pin mana yang pin kuasa atau tanah dan menerangkan nama bersih yang pin harus disambungkan ke.SIGNAL = VCC:10SIGNAL=GROUND:20DRC boleh membaca harta ini dan memastikan bahawa nama bersih disimpan dalam fail legal_pwr_net_name, jika nama bersih tidak termasuk dalam legal_pwr_net_name maka pin kuasa tidak akan disambungkan ke pesawat kuasa, yang benar-benar merupakan masalah serius pada papan PCB.