Pembuatan PCB Ketepatan, PCB Frekuensi Tinggi, PCB Berkelajuan Tinggi, PCB Berbilang Lapisan dan Pemasangan PCB.
Kilang perkhidmatan tersuai PCB & PCBA yang paling boleh dipercayai.
Data PCB

Data PCB - Menulis petunjuk pemeriksa peraturan reka bentuk PCB

Data PCB

Data PCB - Menulis petunjuk pemeriksa peraturan reka bentuk PCB

Menulis petunjuk pemeriksa peraturan reka bentuk PCB

2022-04-19
View:257
Author:pcb

Kertas ini menggambarkan pendekatan sistemik untuk menulis Papan PCB desain rule checker (DRC). Setelah rancangan PCB dicapai dengan alat generasi skematik, DRC boleh dijalankan untuk mencari mana-mana pelanggaran peraturan desain. Operasi ini mesti selesai sebelum proses berikutnya boleh dimulakan, dan pembangun alat generasi skematik pembangunan mesti menyediakan alat DRC yang mudah diakses bagi kebanyakan pembangun.

Terdapat banyak keuntungan untuk menulis pemeriksa peraturan reka PCB anda sendiri. Walaupun pemeriksa rancangan tidak begitu mudah, ia tidak boleh dicapai, kerana mana-mana perancang yang biasa dengan perancangan atau bahasa skrip yang ada boleh merancang pemeriksa. Keuntungan pekerjaan ini adalah bahawa tidak dapat dihargai.

Papan PCB

Namun, alat-tujuan-umum yang dikeluarkan sering tidak cukup fleksibel untuk memenuhi keperluan desain khusus. Therefore, pelanggan mesti mencerminkan keperluan ciri baru kepada pembangun alat DRC, yang biasanya mengambil sejumlah wang dan masa, terutama apabila keperluan sentiasa dikemaskini. Untungnya, most tool developers provide customers with a convenient way to write their own DRC to meet specific needs. Namun, alat kuat ini tidak dikenali atau digunakan secara luas. Artikel ini menyediakan panduan praktik untuk menggunakan alat DRC untuk mendapatkan keuntungan.

Kerana DRC mesti melalui seluruh diagram sirkuit Papan PCB design, termasuk setiap simbol, setiap pin, setiap rangkaian, setiap atribut, dan jika perlu, cipta bilangan tidak terbatas fail "lampiran". Seperti yang diterangkan dalam seksyen 4.0, DRC boleh menandai mana-mana perbezaan kecil yang melanggar peraturan desain. Contohnya, salah satu fail bersamanya mungkin mengandungi semua kondensator pemisahan yang digunakan dalam desain. Jika bilangan kondensator lebih rendah atau lebih tinggi dari yang dijangka, a red mark will be marked [1] where there may be a power line dv/masalah dt. Fail sisi ini mungkin diperlukan, tetapi tiada sebarang alat komersial DRC yang akan dapat menciptanya.

Keuntungan lain dari DRC ialah ia boleh mudah dikemaskini untuk mengakomodasi ciri-ciri reka baru, seperti yang boleh mempengaruhi peraturan desain. Lagipun, selepas pengalaman yang cukup di lapangan, banyak fungsi lain boleh dilaksanakan.

Contohnya, jika anda boleh menulis DRC anda sendiri, then you can write your own bill of materials (BOM) creation tool, yang lebih baik mengendalikan keperluan pengguna khusus, such as how to obtain device "extra hardware" that is not itself part of the schematic database (eg socket, weather forecast, or screwdriver). Alternatif, desainer boleh menulis analisis senarai rangkaian Verilog sendiri dengan fleksibiliti penuh dalam persekitaran desain, seperti bagaimana mendapatkan model Verilog atau fail masa untuk peranti khusus. Sebenarnya, since the DRC traverses the entire design circuit diagram, all valid information can be collected to output the simulation and/atau BOM yang diperlukan untuk analisis senarai rangkaian Verilog reka PCB.

Ia agak jauh untuk membincangkan topik ini tanpa menyediakan mana-mana kod program, jadi kita akan guna alat pembelian diagram sirkuit sebagai contoh. Artikel ini menggunakan alat ViewDraw yang dikembangkan oleh Mentor Graphics, yang dipasang pada garis produk PADS-Designer. Selain itu, kami telah mengadopsi alat ViewBase, perpustakaan rutin C yang mudah dipanggil untuk mengakses dan mengakses pangkalan data ViewDraw. Mengguna alat Pangkalan Paparan, desainer boleh menggunakan C dengan mudah/C language to write a complete and efficient DRC tool for ViewDraw [2] [3]. Penting untuk memperhatikan bahawa prinsip asas yang dibincangkan di sini berlaku sama dengan mana-mana alat skematik PCB lain.

input file
Selain itu to the circuit diagram database, DRC juga perlukan beberapa fail input yang boleh menggambarkan situasi tertentu untuk mengendalikan, seperti sambungan automatik ke pesawat kuasa dengan nama rangkaian kuasa yang sah. Contohnya, jika jaringan kuasa dinamakan POWER, then the power plane will be automatically connected to the power plane using the backend package device (as applicable for ViewDrawpcbfwd). Given below is a list of input files that must be placed in a fixed global location so that DRC can automatically find and read it, dan simpan maklumat ini di dalam DRC pada masa berjalan.

Nama fail legal_pwr_net_name is optional, fail ini mengandungi semua nama rangkaian sah isyarat POWER, seperti VCC, V3_3P dan VDD. Dalam bentangan PCB/alat penghalaan, names need to be case-sensitive. Secara umum, VCC tidak sama dengan Vcc atau vcc. VCC boleh menjadi 5.Sumber kuasa 0V, dan V3_3P boleh menjadi 3.Sumber kuasa 3V. * The file legal_pwr_net_name is optional, kerana fail konfigurasi peranti wrapper bahagian belakang mesti biasanya mengandungi set nama rangkaian garis kuasa sah. Jika alat penghalaan Allegro Sistem Design Cadence digunakan, nama fail pcbfwd adalah allegro.cfg and has the following entry parameters:

Ground: VSS CGND GND GROUND
Power supply: VCC VDD VEE V3_3P V2_5P 5V 12V
If the DRC can read the allegro.fail cfg secara langsung, bukannya legal_pwr_net_name, it will get better results (ie less chance of introducing errors).

Beberapa simbol mesti mempunyai pin garis kuasa luaran kerana simbol ini tidak disambung ke lapisan garis kuasa biasa. Contohnya, pin VCC peranti ECL boleh disambung ke sama ada VCC atau GROUND; pin VEE boleh disambung ke GROUND atau -5.Pesawat 0V. In addition, pins garis kuasa juga boleh disambung ke penapis sebelum mencapai lapisan garis kuasa.

Pin garis kuasa biasanya tidak dilampirkan secara luar ke simbol peranti. Sebaliknya, an attribute of the symbol (called SIGNAL here) describes which pin is a power or ground pin and describes the net name that the pin should be connected to.
SIGNAL = VCC:10
SIGNAL=GROUND:20

The DRC can read this property and ensure that the net name is saved in the legal_pwr_net_name file, jika nama rangkaian tidak termasuk dalam nama legal_pwr_net_then the power pins will not be connected to the power plane, yang merupakan masalah yang serius Papan PCB.