Pembuatan PCB Ketepatan, PCB Frekuensi Tinggi, PCB Berkelajuan Tinggi, PCB Berbilang Lapisan dan Pemasangan PCB.
Kilang perkhidmatan tersuai PCB & PCBA yang paling boleh dipercayai.
Blog PCB
Teknologi reka papan PCB berdasarkan FPGA kelajuan tinggi
Blog PCB
Teknologi reka papan PCB berdasarkan FPGA kelajuan tinggi

Teknologi reka papan PCB berdasarkan FPGA kelajuan tinggi

2022-06-10
View:49
Author:pcb

Apa perkara yang indah jika kelajuan tinggi Papan PCB desain boleh menjadi sederhana seperti menyambung nod skematik, dan cantik seperti yang kelihatan pada monitor komputer. Namun, kecuali desainer baru untuk desain PCB, atau sangat bertuah, rancangan PCB sebenar biasanya tidak mudah seperti rancangan sirkuit yang mereka lakukan. Papan PCB desainer menghadapi tantangan baru sehingga desain akhirnya boleh bekerja dan seseorang boleh mengesahkan prestasinya. This is exactly the current state of high-speed Papan PCB desain - peraturan desain dan panduan desain terus berkembang, dan jika anda bertuah, mereka membawa kepada penyelesaian yang berjaya. Kebanyakan Papan PCBs adalah perancang skematik yang berkuasa dalam prinsip kerja dan interaksi komponen PCB dan pelbagai standar penghantaran data yang membentuk input dan output papan sirkuit. Hasil kerjasama antara perancang bentangan pada apa yang berlaku apabila wayar diubah ke wayar tembaga sirkuit cetak. Kadang-kadang, desainer skematik bertanggungjawab atas kejayaan atau kegagalan papan akhir. Namun, semakin seorang desainer skematik tahu tentang teknik bentangan, semakin banyak peluang untuk menghindari masalah besar. Jika desain termasuk densiti FPGA yang tinggi, mungkin akan ada banyak cabaran di hadapan skema yang direka dengan baik. Termasuk ratusan port input dan output, operating frequencies in excess of 500MHz (possibly higher in some designs), jarak bola tentera sebanyak setengah milimeter, dll. pengaruh bersama.

Papan PCB

Bunyi tukar bersamaan

Tandakan mungkin adalah apa yang dikenali sebagai bunyi tukar bersamaan (SSN) atau output tukar bersamaan (SSO). Volum tinggi strim data frekuensi tinggi akan mencipta isu seperti bunyi dan saling bercakap pada garis data, serta melompat tanah dan bunyi bekalan kuasa pada pesawat kuasa dan tanah yang mempengaruhi prestasi papan keseluruhan. Untuk alamat bunyi dan saling bercakap pada garis data kelajuan tinggi, bergerak ke isyarat berbeza adalah langkah yang baik. Oleh kerana satu wayar pada pasangan perbezaan adalah sink dan yang lain adalah sumber, kesan induktif pada dasarnya dibuang. Apabila memindahkan data menggunakan pasangan berbeza, ia membantu untuk mengurangi bunyi "melompat" dari arus yang disebabkan dalam laluan kembali kerana arus disimpan setempat. Untuk frekuensi radio sehingga ratusan MHz atau bahkan beberapa GHz, teori isyarat menunjukkan bahawa kuasa isyarat boleh dihantar apabila impedance sepadan. Apabila garis penghantaran tidak sepadan dengan baik, akan ada refleksi, hanya sebahagian dari isyarat akan dihantar dari penghantar kepada penerima, sementara sebahagian lain akan melompat balik dan balik antara penghantar dan penerima. Seberapa baik isyarat perbezaan dilaksanakan pada PCB akan bermain peran besar dalam persamaan impedance (antara lain).


Rancangan jejak berbeza

Rancangan jejak berbeza berdasarkan prinsip papan PCB terkawal-impedance. Modelnya agak seperti kabel koaksial. Pada PCB yang terkawal, lapisan lapisan lapisan logam bertindak sebagai perisai, pengasingan adalah laminat FR4, dan konduktor adalah pasangan jejak isyarat (lihat Figure 1). Permata dielektrik rata-rata FR4 adalah antara 4.2 dan 4.5. Tidak sedar tentang ralat penghasilan mungkin menyebabkan garis tembaga melebihi-etching, akhirnya menyebabkan ralat impedance. Kaedah untuk menghitung pengendalian jejak PCB adalah untuk menggunakan program analisis medan (biasanya dua-dimensi, kadang-kadang tiga-dimensi), yang memerlukan penggunaan unsur terbatas untuk menyelesaikan persamaan Maxwell secara langsung untuk seluruh batch PCB. The software can analyze EMI effects based on trace spacing, lebar jejak, trace thickness, dan tinggi pengasingan. Impedasi karakteristik 100Ω telah menjadi nilai piawai industri untuk kabel sambungan berbeza. Garis perbezaan 100Ω boleh dibuat dengan dua garis 50Ω satu-akhir dengan panjang yang sama. Oleh kerana kedua jejak adalah dekat satu sama lain, sambungan medan antara jejak akan mengurangkan penghalangan mod perbezaan jejak. Untuk menyimpan 100 Ω impedance, lebar jejak perlu dikurangkan sedikit. Sebagai hasilnya, penghalangan mod-umum setiap wayar dalam pasangan perbezaan 100Ω akan sedikit lebih tinggi daripada 50Ω. Saiz jejak dan bahan yang digunakan secara teori menentukan impedance, tetapi vias, konektor, dan bahkan pads peranti akan memperkenalkan penghentian impedance dalam laluan isyarat. Biasanya tak mungkin tanpa benda ini. Kadang-kadang, untuk bentangan dan kabel yang lebih masuk akal, perlu meningkatkan bilangan lapisan pada PCB atau menambah fungsi seperti vias terkubur. Via dikubur hanya menyambung beberapa lapisan papan PCB, tetapi semasa memecahkan masalah garis penghantaran, ia juga meningkatkan kos untuk membuat papan. Tapi kadang-kadang tiada pilihan sama sekali. Bila kelajuan isyarat semakin cepat dan ruang semakin kecil, permintaan tambahan seperti vias terkubur mula meningkat, dan ini sepatutnya faktor kos untuk penyelesaian papan PCB. Dalam perjalanan garis strip, isyarat adalah sandwich oleh bahan FR-4. Dalam garis microstrip, konduktor terkena udara. Kerana konstan dielektrik udara (Er= 1), lapisan atas sesuai untuk menjalankan beberapa isyarat kritik, seperti isyarat jam atau isyarat SERial-DESerial (SERDES) frekuensi tinggi. Penghalaan microstrip patut disambung dengan pesawat bawah tanah yang mengurangkan gangguan elektromagnetik (EMI) dengan menyerap beberapa garis medan elektromagnetik. Dalam garis garis garis, semua garis medan elektromagnetik disambung dengan pesawat rujukan di atas dan di bawah, yang mengurangi EMI dengan besar. Jika boleh, anda patut cuba untuk tidak menggunakan desain garis garis garis terhubung sisi luas. Struktur ini susah terhadap bunyi berbeza yang dipasang dalam pesawat rujukan. Selain itu, penghasilan seimbang papan PCB diperlukan, yang sukar untuk dikawal. Secara umum, ia relatif mudah untuk mengawal jarak antara garis pada lapisan yang sama.


Penyahkopol dan Penguasa Bypass

Aspekt penting lain untuk menentukan sama ada prestasi sebenar papan PCB adalah seperti yang dijangka perlu dikawal dengan menambah kondensator pemisahan dan bypass. Menambah kondensator pemisahan membantu mengurangi induktan antara tenaga dan pesawat tanah PCB dan membantu mengawal impedance isyarat dan ICs sepanjang PCB. Kondensator bypass membantu menyediakan bekalan tenaga bersih kepada FPGA (menyediakan bank muatan). Peraturan tradisional ialah kapasitor penyahpautan seharusnya ditempatkan dimanapun penghalaan papan PCB adalah sesuai, dan bilangan pin kuasa FPGA menentukan bilangan kapasitor penyahpautan. Namun, kelajuan penukaran ultra-tinggi FPGA sepenuhnya menghancurkan stereotip ini. Dalam rancangan papan FPGA biasa, kondensator yang dekat dengan bekalan kuasa menyediakan kompensasi frekuensi untuk perubahan semasa dalam muatan. Untuk menyediakan penapisan frekuensi rendah dan mencegah penutup tenaga bekalan, gunakan kondensator pemisahan besar. Jatuhan tekanan disebabkan keterlambatan dalam respon pengatur apabila sirkuit direka bermula. Konsensator besar seperti ini biasanya kondensator elektrolitik dengan respon frekuensi rendah yang lebih baik, dan respon frekuensi mereka berlawanan dari DC ke beberapa ratus kHz. Setiap perubahan output FPGA memerlukan memuatkan dan memuatkan garis isyarat, yang memerlukan tenaga. Fungsi kondensator bypass adalah untuk menyediakan penyimpanan tenaga setempat dalam julat frekuensi luas. Selain itu, kondensator kecil dengan induksi siri kecil diperlukan untuk menyediakan semasa kelajuan tinggi untuk transien frekuensi tinggi. Kondensator besar yang bertindak perlahan terus menyediakan semasa selepas tenaga kondensator frekuensi tinggi dikonsumsi. Jumlah besar transient semasa pada bas kuasa meningkatkan kompleksiti rancangan FPGA. Transien semasa seperti ini biasanya berkaitan dengan SSO/SSN. Masukkan kondensator dengan induksi yang sangat rendah akan menyediakan tenaga frekuensi tinggi yang boleh digunakan untuk batalkan tukar bunyi semasa pada bas kuasa. Kondensator pemisahan ini, yang menghalang arus frekuensi tinggi memasuki bekalan kuasa peranti, mesti sangat dekat dengan FPGA (kurang dari 1cm). Kadang-kadang banyak kondensator kecil disambung secara selari untuk bertindak sebagai penyimpanan tenaga setempat untuk peranti dan untuk bertindak cepat untuk mengubah permintaan semasa. Secara umum, jejak untuk pemasangan kondensator patut pendek, termasuk jarak menegak dalam vias. Tambah sejumlah kecil akan meningkatkan induktan wayar, mengurangkan kesan pemisahan.


other technologies

Bila kelajuan isyarat telah meningkat, ia telah menjadi semakin sukar untuk memindahkan data dengan mudah melalui papan sirkuit. Beberapa teknik lain boleh digunakan untuk meningkatkan prestasi papan PCB lebih lanjut. Kaedah pertama dan jelas adalah bentangan peranti mudah. Ia masuk akal untuk merancang laluan pendek dan langsung untuk sambungan kritik, tetapi jangan meremehkan ini. Mengapa pergi ke masalah untuk menyesuaikan isyarat di papan apabila strategi sederhana boleh melakukan trik? pendekatan hampir sama singkat adalah untuk mempertimbangkan lebar garis isyarat. Apabila kadar data lebih tinggi dari 622MHz dan lebih tinggi, kesan kulit isyarat menjadi semakin terkenal. Apabila jarak panjang, jejak yang sangat tipis (seperti 4 atau 5 mils) pada PCB akan membentuk penindasan besar isyarat, sama seperti penapis laluan rendah tanpa penindasan direka, penindasan akan meningkat dengan frekuensi. Semakin lama pesawat belakang, semakin tinggi frekuensi, dan semakin luas garis isyarat sepatutnya. Untuk jejak pesawat belakang lebih lama dari 20 inci, lebar jejak sepatutnya 10 atau 12 mils. Biasanya, isyarat kritik di papan adalah isyarat jam. Apabila garis jam terlalu panjang atau tidak direka dengan baik, mereka boleh meningkatkan gelisah dan bergerak ke bawah, terutama semasa kelajuan meningkat. Lapisan berbilang untuk menghantar jam patut dihindari, dan tidak patut ada vias pada garis jam, kerana vias akan meningkatkan variasi impedance dan refleksi. Jika lapisan dalaman mesti digunakan untuk lalui jam, kemudian lapisan atas dan bawah patut guna lapisan tanah untuk mengurangi keterlaluan. Apabila merancang dengan PLL FPGA, bunyi pada pesawat kuasa boleh meningkatkan kegelisahan PLL. Jika ini kritikal, pulau kuasa boleh dicipta untuk PLL, yang boleh digunakan untuk mengisolasi bekalan kuasa analog dan digital PLL menggunakan lukisan yang lebih tebal dalam pesawat logam.


Untuk isyarat dengan kadar di atas 2Gbps, penyelesaian yang lebih mahal mesti dianggap. Pada frekuensi yang tinggi, tebal pesawat belakang dan melalui desain boleh mempunyai kesan yang signifikan pada integriti isyarat. Berfungsi dengan baik bila tebal plat belakang tidak melebihi 0.200 inci. Apabila isyarat kelajuan tinggi digunakan pada PCB, bilangan lapisan sepatutnya sebanyak mungkin untuk hadapi bilangan vias. Dalam papan tebal, vias yang menyambung lapisan isyarat lebih panjang dan akan membentuk cabang garis penghantaran pada laluan isyarat. Using buried vias can solve this problem, but the manufacturing cost is high. Pilihan lain adalah untuk menggunakan bahan dielektrik kehilangan rendah seperti Rogers 4350, GETEK, atau ARLON. Bahan-bahan ini hampir gandakan biaya bahan-bahan FR4, tetapi kadang-kadang ini adalah pilihan. Terdapat teknik reka lain untuk FPGA yang menyediakan beberapa pilihan lokasi I/O. Dalam reka-reka SERDES kelajuan tinggi kritik, I/O SERDES boleh diasingkan dengan memesan (tetapi tidak menggunakan) pin I/O bersebelahan. Contohnya, kawasan bola 3x3 atau 5x5 BGA boleh disimpan berkaitan dengan SERDES Rx dan Tx, VCCRX# dan VCCTX#, dan kedudukan bola. Atau jika boleh, jaga seluruh kumpulan I/O dekat dengan SERDES. Jika tidak ada keterangan I/O dalam rancangan, teknik ini boleh membawa manfaat tanpa menambah biaya. Juga salah satu cara adalah merujuk ke papan rujukan yang disediakan oleh pembuat FPGA. Kebanyakan penghasil menyediakan maklumat bentangan sumber untuk papan rujukan, walaupun permintaan istimewa mungkin diperlukan kerana isu maklumat pribadi. Papan ini sering mengandungi antaramuka I/O kelajuan tinggi piawai yang diperlukan oleh penghasil FPGA untuk mengukur peranti mereka. Ingatlah, bagaimanapun, papan ini sering direka untuk tujuan berbilang dan mungkin tidak perlu sepadan dengan kebutuhan rancangan khusus. Namun, ia boleh digunakan sebagai titik permulaan untuk mencipta penyelesaian.


Ringkasan artikel ini

Sudah tentu., artikel ini hanya menyentuh beberapa konsep asas. Any of the topics covered here could be discussed in an entire book. Kunci adalah untuk mencari tahu apa tujuan sebelum melaburkan banyak masa dan usaha ke dalam rancangan bentangan PCB. Setelah bentangan selesai, rancangan semula boleh menghabiskan banyak masa dan wang, walaupun dengan sedikit penyesuaian pada lebar jejak. Anda tidak boleh bergantung pada Papan PCB jurutera bentangan untuk membuat rancangan yang memenuhi keperluan sebenar. Penjana skema sentiasa ada untuk memberikan petunjuk, membuat pilihan pintar, dan mengambil tanggungjawab atas kejayaan penyelesaian.