Teknologi PCB - Apa rancangan bentangan PCB isyarat campuran

Seperti rancangan analog densiti tinggi yang paling berjaya dan skema penghalaan, bentangan mesti memenuhi keperluan penghalaan, dan keperluan bentangan dan penghalaan mesti seimbang. Untuk bahagian analog PCB isyarat-campuran dan inti CPU setempat dengan tenaga operasi 2V, tidak disarankan untuk menggunakan kaedah "layout sebelum wayar". Untuk kad OC48, bahagian litar analog DSP termasuk voltaj rujukan analog dan kondensator bypass bekalan kuasa analog sepatutnya dihantar secara interaktif terlebih dahulu. Selepas selesai wayar, seluruh DSP dengan komponen analog dan wayar patut ditempatkan cukup dekat dengan penerima optik untuk memastikan panjang wayar yang paling pendek, bengkok dan vias dari isyarat perbezaan analog kelajuan tinggi ke DSP. Simmetri bentangan dan laluan perbezaan akan mengurangkan kesan bunyi mod biasa. Namun, sukar untuk meramalkan bentangan terbaik sebelum penghalaan.

Konsultasi pengedar cip untuk panduan desain untuk bentangan PCB. Sebelum merancang sesuai dengan panduan, perlu berkomunikasi sepenuhnya dengan jurutera aplikasi pengedar. Banyak penyebar cip mempunyai keterangan masa yang ketat untuk menyediakan cadangan bentangan kualiti tinggi. Kadang-kadang, penyelesaian yang mereka sediakan boleh dilakukan untuk "pelanggan tahap pertama" yang menggunakan peranti. Dalam medan rancangan integriti isyarat (SI), rancangan integriti isyarat peranti baru sangat penting. Menurut panduan asas distributor dan bergabung dengan keperluan khusus setiap pin kuasa dan tanah dalam pakej, anda boleh mula meletakkan dan lalui kad OC48 dengan DSP dan mikroprosesor terintegrasi.

Selepas lokasi dan kabel bahagian analog frekuensi tinggi ditentukan, litar digital yang tersisa boleh ditempatkan sesuai dengan kaedah pengkumpulan yang dipaparkan dalam diagram blok. Perhatikan untuk merancang dengan hati-hati sirkuit berikut: lokasi sirkuit penapis kuasa PLL dalam CPU dengan sensitiviti tinggi kepada isyarat analog; peraturan tenaga inti CPU setempat; litar tenaga rujukan untuk mikroprosesor "digital".

Arahan elektrik dan penghasilan untuk wayar digital boleh dilaksanakan dengan betul pada rancangan pada masa ini. Design sebelumnya integriti isyarat bas digital kelajuan tinggi dan isyarat jam mengungkapkan beberapa keperluan topologi kawat istimewa untuk bas prosesor, Ts seimbang, dan lambat masa sepadan kawat isyarat jam tertentu. Tetapi anda mungkin tidak tahu, beberapa orang juga telah mengajukan cadangan terbaru, iaitu, untuk meningkatkan sejumlah pemberontak penghentian.

Dalam proses penyelesaian masalah, ia adalah semulajadi untuk membuat beberapa penyesuaian dalam tahap bentangan. Bagaimanapun, sebelum memulakan bentangan PCB, langkah yang sangat penting adalah untuk mengesahkan masa bahagian digital sesuai dengan rancangan bentangan. Pada saat ini, ulasan layout DFM/DFT lengkap papan akan membantu memastikan kad itu memenuhi keperluan pelanggan.

Kawalan digital kad OC48

Untuk garis kuasa peranti digital dan bahagian digital DSP isyarat-campuran, wayar digital patut bermula dari corak pelarian SMD. Guna baris cetak paling pendek dan terbesar yang dibenarkan oleh proses pemasangan. Untuk peranti frekuensi tinggi, garis cetak bekalan kuasa sama dengan induksi kecil, yang akan memperburuk bunyi bekalan kuasa dan menyebabkan sambungan tidak diinginkan antara sirkuit analog dan digital. Semakin lama jejak kuasa, semakin besar induktan.

Penggunaan kondensator bypass digital boleh mendapatkan skema bentangan dan laluan terbaik. Secara singkat, tetapkan kedudukan kondensator bypass sesuai dengan yang diperlukan untuk memudahkan pemasangan dan mengedarkannya di sekitar bahagian digital dan bahagian digital peranti isyarat-campuran. Guna kaedah "jejak pendek dan terbesar" yang sama untuk lalui kondensator bypass.

Apabila cabang bekalan kuasa melewati pesawat terus menerus (seperti pesawat kuasa 3.3V pada kad antaramuka OC48), pin bekalan kuasa dan kondensator bypass sendiri tidak perlu berkongsi diagram keluar yang sama, dan inductans terrendah dan bypass ESR boleh dicapai. Pada PCB isyarat-campuran seperti kad antaramuka OC48, beri perhatian khusus kepada kabel bekalan kuasa. Ingat letakkan kondensator bypass tambahan dalam pengaturan matriks pada seluruh kad, walaupun dekat komponen pasif

Selepas diagram output kuasa ditentukan, anda boleh memulakan kabel automatik. Kenalan ujian ATE pada kad OC48 patut ditakrif semasa rancangan logik. Pastikan ATE menyentuh 100% nod. Untuk mencapai ujian ATE dengan sond ujian ATE yang paling kecil 0.070 inci, kedudukan pecah melalui mesti disimpan untuk memastikan pesawat kuasa tidak akan diganggu oleh salib antipads melalui.

Jika penyelesaian pecahan untuk pesawat kuasa dan tanah hendak digunakan, bias lapisan patut dipilih pada lapisan kabel sebelah selari pembukaan. Takrifkan kawat terlarang pada lapisan sebelah mengikut perimeter kawasan pembukaan untuk mencegah kawat masuk. Jika kawat mesti melewati kawasan terbuka ke lapisan lain, pastikan lapisan lain disebelah kawat adalah lapisan tanah terus menerus. Ini akan mengurangi laluan refleksi. Ia adalah baik bagi bentangan beberapa isyarat digital untuk mempunyai kondensator bypass melalui pesawat kuasa terbuka, tetapi ia tidak disarankan untuk jembatan antara pesawat kuasa digital dan analog kerana bunyi akan disambung satu sama lain melalui kondensator bypass.

Dalam rancangan PCB isyarat-campuran, beberapa aplikasi laluan automatik terbaru boleh lalui sirkuit digital berbilang lapisan-tinggi. Dalam tahap kawat awal, guna saiz besar 0.050 inci melalui ruang dalam keluar SMD dan pertimbangkan jenis pakej yang digunakan. Tahap kabel berikutnya patut membolehkan vias ditempatkan lebih dekat satu sama lain, sehingga semua alat boleh mencapai kadar bentangan tertinggi. Dan jumlah vial yang paling rendah. Kerana bas pemproses OC48 menggunakan topologi bintang yang lebih baik, ia mempunyai keutamaan tertinggi semasa routing automatik.