Tecnologia PCB - Metodi e competenze di progettazione PCB 2

21. Which aspects should the pcb board DEBUG start from?
As far as digital circuits are concerned, first determine three things in order:

1. Confirm that all power supply values meet the design requirements. Alcuni sistemi con più alimentatori possono richiedere determinate specifiche per l'ordine e la velocità degli alimentatori.
2. Confirm that all clock signal frequencies are working properly and there are no non-monotonic problems on the signal edges.
3. Confirm whether the reset signal meets the specification requirements.
If these are normal, the chip should send out the first cycle (cycle) signal. Next, debug secondo il principio operativo del sistema e del protocollo bus.
22. Quando la dimensione del circuito stampato è fissa, if the design needs to accommodate more functions, è spesso necessario aumentare la densità di traccia del PCB, but this may increase the mutual interference of the traces, and at the same time, the impedance of the traces is too thin Can't be reduced, please introduce the skills in high-speed (>100MHz) high-density PCB design?
When designing high-speed and high-density PCBs, crosstalk interference (crosstalk interference) really needs special attention, because it has a great impact on timing and signal integrity. Here are a few points to note:
1. Controllare la continuità e l'abbinamento della caratteristica impedenza del cablaggio.
2. The size of the trace spacing. The commonly seen spacing is twice the line width. È possibile conoscere l'influenza della spaziatura di traccia sulla temporizzazione e sull'integrità del segnale attraverso la simulazione, and find the minimum tolerable spacing. The result of different chip signals may be different.
3. Choose the appropriate termination method.
4. Avoid two adjacent layers with the same wiring direction, even if the wiring overlaps up and down, perché questo tipo di crosstalk è più grande di quello dei cavi adiacenti sullo stesso strato.
5. Use blind/buried vias to increase the trace area. Tuttavia, the manufacturing cost of the Scheda PCBwill increase.
È infatti difficile raggiungere un parallelismo completo e la parità di durata nell'attuazione effettiva, but it is still necessary to do it as much as possible. Inoltre, differential termination and common mode termination can be reserved to alleviate the impact on timing and signal integrity.
23. The filtering at the analog power supply often uses an LC circuit. But why sometimes LC is less effective than RC filtering?
The comparison of LC and RC filtering effects must consider whether the selection of the frequency band to be filtered and the inductance value is appropriate. Because the inductance (reactance) of the inductor is related to the inductance value and frequency. Se la frequenza di rumore dell'alimentazione elettrica è bassa e il valore di induttanza non è abbastanza grande, the filtering effect may not be as good as RC. Tuttavia, the price to pay for using RC filtering is that the resistor itself consumes energy and has poor efficiency, e prestare attenzione alla potenza che la resistenza selezionata può sopportare.
24. Qual è il metodo di selezione del valore dell'induttore e del condensatore per il filtraggio?
Inoltre to the noise frequency that you want to filter out, la scelta del valore di induttanza dovrebbe anche considerare la capacità di risposta della corrente istantanea. If the output terminal of the LC has a chance to output a large current instantaneously, troppo grande un valore di induttanza ostacola la velocità della grande corrente che scorre attraverso l'induttore e aumenta il rumore di ripple.
The capacitance value is related to the size of the ripple noise specification value that can be tolerated. Minore è il requisito del valore del rumore di ondulazione, the larger the capacitance value. L'ESR/ESL of the capacitor will also have an impact.
Inoltre, if the LC is placed on the output terminal of a switching regulation power (switching regulation power), prestare attenzione all'influenza del polo/zero generated by the LC on the stability of the negative feedback control loop. .
25. How to meet EMC requirements as much as possible without causing too much cost pressure?
L'aumento dei costi sul PCB dovuto all'EMC è solitamente dovuto all'aumento del numero di strati di terra per migliorare l'effetto schermante e l'aggiunta di perle di ferrite, choke and other high-frequency harmonic suppression devices. Inoltre, it is usually necessary to match the shielding structure on other institutions to make l'intero system pass the EMC requirements. The following only provides several PCB design techniques to reduce the electromagnetic radiation effect generated by the circuit.
1. Prova a scegliere dispositivi con velocità di rotazione del segnale più lenta per ridurre i componenti ad alta frequenza generati dal segnale. 2. Prestare attenzione al posizionamento di componenti ad alta frequenza, not too close to the external connector.
3. Pay attention to the impedance matching of high-speed signals, Lo strato di cablaggio e il suo percorso di corrente di ritorno per ridurre la riflessione ad alta frequenza e la radiazione.
4. Posizionare condensatori di disaccoppiamento sufficienti e appropriati sui pin di alimentazione di ciascun dispositivo per alleviare il rumore sul piano di potenza e sul piano di terra. Pay special attention to whether the frequency response and temperature characteristics of the capacitor meet the design requirements.
5. The ground near the external connector can be properly separated from the ground, e la terra del connettore può essere collegata al terreno del telaio nelle vicinanze.
6. Guardia di terra/shunt traces can be appropriately used beside some special high-speed signals. Ma prestare attenzione all'influenza della guardia/shunt traces on the characteristic impedance of the trace.
7. The power layer shrinks 20H from the ground layer, e H è la distanza tra lo strato di potenza e lo strato di terra.
26. Quando ci sono più digitali/analog function blocks in a Scheda PCB, il metodo convenzionale è quello di separare il digitale/analog ground. Qual è la ragione?
The reason for separating the digital/La terra analogica è perché il circuito digitale genererà rumore nella potenza e nella terra quando si passa tra alto e basso potenziale. The magnitude of the noise is related to the speed of the signal and the magnitude of the current. Se il piano di terra non è diviso e il rumore generato dal circuito di area digitale è grande e il circuito di area analogica è molto vicino, even if the digital-to-analog signals are not intersecting*, il segnale analogico sarà ancora interferito dal rumore di terra. Vale a dire, Il metodo digitale-analogico non diviso può essere utilizzato solo quando l'area del circuito analogico è lontana dall'area del circuito digitale che genera grande rumore.
27. Un altro approccio è quello di garantire che il digitale/analog layout is separated, e il digitale/analog signal lines do not cross each other*, the entire Scheda PCBground is not divided, e il digitale/analog ground is connected to this ground plane. Qual è la ragione?
The requirement that the digital-analog signal traces cannot cross* is because the return current path of the digital signal with a faster speed will flow back to the source of the digital signal along the ground near the bottom of the trace as much as possible. Passaggio di linea*, the noise generated by the return current will appear in the analog circuit area.
28. How to consider impedance matching when designing Progettazione PCB ad alta velocitàschemi?
When designing high-speed PCB circuits, La corrispondenza dell'impedenza è uno degli elementi di progettazione. The impedance value has an absolute relationship with the wiring method, such as walking on the surface layer (microstrip) or inner layer (stripline/double stripline), distance from the reference layer (power layer or ground layer), wiring width, Materiale PCB, ecc. Entrambi influenzeranno il valore di impedenza caratteristico della traccia. That is to say, il valore di impedenza può essere determinato solo dopo il cablaggio. Generalmente, il software di simulazione non può tenere conto di alcune condizioni di cablaggio discontinue dovute alla limitazione del modello di circuito o dell'algoritmo matematico utilizzato. At this time, only some terminators (termination), such as series resistance, può essere prenotato sullo schema schematico. Alleviate the effect of discontinuity in trace impedance. La vera soluzione al problema è cercare di evitare discontinuità di impedenza durante il cablaggio.
29. Dove posso fornire una libreria di modelli IBIS più accurata?
The accuracy of the IBIS model directly affects the simulation results. Fondamentalmente, IBIS può essere considerato come i dati caratteristici elettrici del circuito equivalente del chip I effettivo/O buffer, which can generally be obtained by conversion of the SPICE model (measurement can also be used, but there are more restrictions), e i dati SPICE e la produzione di chip sono assolutamente assoluti, the SPICE data of the same device provided by different chip manufacturers is different, e i dati nel modello IBIS convertito variano di conseguenza. In other words, se i produttori utilizzano dispositivi A*; s, solo loro hanno la capacità di fornire dati di modello accurati per i loro dispositivi, because no one else knows better than them what process their devices are made of. Se l'IBIS fornito dal fabbricante è impreciso, the fundamental solution can only be to continuously ask the manufacturer to improve.
30. In high-speed PCB design, quali aspetti i progettisti dovrebbero considerare le norme EMC ed EMI?
Generally, EMI/EMC design needs to consider both radiated and conducted aspects. The former belongs to the higher frequency part (>30MHz) and the latter is the lower frequency part (<30MHz). Quindi non può solo prestare attenzione all'alta frequenza e ignorare la parte a bassa frequenza.
A good EMI/La progettazione EMC deve tener conto della posizione del dispositivo, the arrangement of the PCB stack, il metodo di connessione importante, the selection of the device, etc. at the beginning of the layout. Se non c'è un accordo migliore in anticipo, it will be solved afterwards. Raddoppierà lo sforzo e aumenterà il costo. For example, la posizione del generatore di clock non dovrebbe essere il più vicino possibile al connettore esterno. High-speed signals should be routed to the inner layer as much as possible. Prestare attenzione alla caratteristica corrispondenza dell'impedenza e alla continuità dello strato di riferimento per ridurre i riflessi. The slope of the signal pushed by the device (slew rate) is as small as possible to reduce high-frequency components. Quando si sceglie un disaccoppiamento/condensatore bypass, pay attention to whether its frequency response meets the requirements to reduce power layer noise. In addition, pay attention to the return path of high-frequency signal current to make the loop area as small as possible ( That is, l'impedenza del ciclo è il più piccola possibile per ridurre le radiazioni. The ground layer can also be divided to control the range of high-frequency noise. Finalmente, the chassis ground between the PCB and the case should be selected appropriately.
31. How to choose EDA tools?
Nell'attuale software di progettazione PCB, thermal analysis is not a strong point, quindi non è raccomandato usarlo. For other functions 1.3.4, puoi scegliere PADS o Cadenza. The cost performance is good.
I principianti nella progettazione PLD possono utilizzare l'ambiente integrato fornito dai produttori di chip PLD, and can use single-point tools when designing more than one million gates.
32. Please recommend an EDA software suitable for high-speed signal processing and transmission.
Per la progettazione di circuiti convenzionali, INNOVEDA's PADS is very good, e c'è un software di simulazione corrispondente, and this type of design often occupies 70% of the applications. Quando si esegue la progettazione di circuiti ad alta velocità, analog and digital hybrid circuits, La soluzione che utilizza Cadence dovrebbe essere un software con prestazioni e prezzo relativamente buoni. Of course, La performance di Mentor è ancora molto buona, especially its design flow management should be the best. (Wang Sheng, Technical Expert of Datang Telecom)
33. Interpretazione del significato di ogni strato della Scheda PCB
Topoverlay ---- The name of the top device, chiamato anche top silkscreen o top component legend, such as R1 C5, IC10.
bottomoverlay-the same
multilayer-----If you design a 4-layer board, you place a free pad or via, and define it as a multilay, then its pad will automatically appear on the 4 layers. Se lo definisci solo come il livello superiore, then Its pad will only appear on the top layer.
34. What aspects should be paid attention to in the design, routing and layout of high-frequency PCBs above 2G?
High-frequency PCBs above 2G belong to radio frequency circuit design and are not within the scope of discussion of high-speed digital circuit design. The layout and routing of the radio frequency circuit should be considered together with the schematic, because the layout and routing will cause distribution effects. Moreover, some passive devices in the design of radio frequency circuits are realized through parameterized definitions and special-shaped copper foils. Therefore, EDA tools are required to provide parameterized devices and edit special-shaped copper foils.
La boardstation del mentore ha uno speciale modulo di progettazione RF che può soddisfare questi requisiti. Moreover, La progettazione generale RF richiede strumenti specializzati di analisi dei circuiti RF. Il più famoso del settore è l'eesoft di agilent, which has a good interface with Mentor's tools.
35. What rules should be followed in the design of microstrip for high frequency PCB design above 2G?
The design of RF microstrip line requires 3D field analysis tools to extract the transmission line parameters. All rules should be specified in this field extraction tool.
36. For a PCB with all digital signals, there is an 80MHz clock source on the board. In addition to the use of wire mesh (grounding), al fine di garantire una capacità di azionamento sufficiente, what kind of circuit should be used for protection?
Per garantire la capacità di guida dell'orologio, it should not be realized through protection, and the clock driving chip is generally used. La preoccupazione generale circa la capacità di azionamento dell'orologio è dovuta ai carichi multipli dell'orologio. Adopt the clock to drive the chip, change one clock signal into several, adopt the point-to-point connection. When selecting the drive chip, oltre a garantire che sia fondamentalmente abbinato al carico, the signal edge meets the requirements (usually the clock is an edge valid signal). Quando si calcola la tempistica del sistema, the delay of the clock in the drive chip should be counted.
37. If a separate clock signal board is used, what kind of interface is generally used to ensure that the transmission of the clock signal is less affected?
The shorter the clock signal, the smaller the transmission line effect. Using a separate clock signal board will increase the signal wiring length. And the grounding power supply of the single board is also a problem. If long-distance transmission is required, differential signals are recommended. The LVDS signal can meet the drive capability requirements, ma il tuo orologio non è troppo veloce e non è necessario.