Fabbricazione PCB di precisione, PCB ad alta frequenza, PCB ad alta velocità, PCB standard, PCB multistrato e assemblaggio PCB.
La fabbrica di servizi personalizzati PCB e PCBA più affidabile.
Notizie PCB

Notizie PCB - Schema di progettazione PCB ad alta velocità basato su PADS404

Notizie PCB

Notizie PCB - Schema di progettazione PCB ad alta velocità basato su PADS404

Schema di progettazione PCB ad alta velocità basato su PADS404

2021-11-03
View:386
Author:Kavie

1 Introduzione

Con il miglioramento della tecnologia IC, processori da centinaia di megahertz a diversi gigahertz sono diventati molto popolari. I passati metodi di progettazione PCB a bassa velocità non possono più soddisfare le esigenze di sviluppo crescente delle informazioni. L'uso di strumenti EDA per analizzare e risolvere la progettazione ad alta velocità Il problema è un modo efficace. Nel processo di progettazione, lo strumento EDA analizza i dati del modello del dispositivo di input e riporta direttamente i risultati al progettista. Il progettista modifica e migliora il design in base alle informazioni di feedback. Ciò abbrevia il ciclo di sviluppo ed evita sprechi di manodopera e risorse finanziarie.

2 Composizione del sistema

Questa piattaforma di prova adotta MC9328MX1 nel chip della serie Dragonball di Motorola, la sua velocità di clock della CPU è 200MHz; SDRAM adotta il sincrono K4S281632E di SUMSUNG, la velocità dell'orologio è superiore a 100MHz. Poiché la densità di cablaggio del bus di indirizzo e del bus dati è relativamente grande, la velocità è relativamente alta e il sistema ha requisiti elevati per l'integrità del segnale, viene adottato il software di progettazione PADS404 di MENTOR, che integra progettazione schematica, layout PCB e analisi di simulazione ad alta velocità. Può risolvere i problemi di integrità del segnale e crosstalk nella progettazione PCB, migliorando notevolmente il tasso di successo della progettazione.

Il routing più critico nel sistema è il routing di connessione tra SDRAM e MC9328MX1. La loro integrità del segnale influenza direttamente se il sistema può funzionare normalmente. Nella progettazione PCB, lo strumento di simulazione ad alta velocità del software PADS404 HyperLynx viene utilizzato per la simulazione. HyperLynx include LineSim e BoardSim. LineSim è uno strumento di simulazione prima del cablaggio e BoardSim è uno strumento di simulazione dopo il cablaggio. Il modello di simulazione adotta il modello IBIS ed il modello IBIS adotta la forma delle tabelle I/V e V/T per descrivere le caratteristiche delle unità e dei pin di I/O del circuito integrato digitale. Poiché il modello IBIS non ha bisogno di descrivere il design interno dell'unità I/O e dei parametri di produzione del transistor, è accolto e supportato dai produttori di semiconduttori. Ora i principali produttori di circuiti integrati digitali possono fornire i corrispondenti modelli IBIS fornendo chip.

3 progettazione del sistema

3.1 Distribuzione dell'energia

La distribuzione di rete dello strato di potenza nella progettazione della scheda di sistema ad alta velocità è molto importante. In termini di layout PCB, l'integrità dell'alimentazione elettrica deve prima essere considerata sulla scheda PCB, che influisce direttamente sull'integrità del segnale della scheda PCB finale. In molti casi, la causa principale della distorsione del segnale è il sistema di alimentazione, come condensatori di disaccoppiamento mal progettati, design irragionevole dello strato di terra, distribuzione irregolare della corrente, troppo rumore di rimbalzo del suolo e gravi effetti loop.

Poiché lo strato di alimentazione distribuisce energia attraverso l'intero strato metallico, la sua impedenza di alimentazione è molto piccola, quindi il rumore dell'alimentazione elettrica è molto più piccolo del tipo bus, quindi l'alimentazione viene utilizzata come strato separato nella progettazione.

Al fine di eliminare il rumore di potenza, un condensatore 47uF è posizionato sull'ingresso di potenza del circuito stampato per eliminare il rumore a bassa frequenza. Posizionare un condensatore filtro ad alta frequenza 0.1uF sul perno di alimentazione e sul perno di massa di ogni dispositivo attivo sulla scheda per filtrare il rumore ad alta frequenza della linea. Il condensatore del filtro dovrebbe essere il più vicino possibile al pin dell'alimentazione elettrica e il cablaggio dal pin dell'alimentazione al condensatore del filtro dovrebbe essere il più breve per ottenere il miglior effetto filtrante.

3.2 Progettazione dell'orologio

Il design dell'orologio è una parte importante della progettazione del PCB. Pianificando la linea dell'orologio, effettuare il collegamento della linea dell'orologio lontano da altre linee di segnale. L'orologio funziona sullo strato di segnale adiacente allo strato di terra. Attraverso più strati. La distanza tra la linea dell'orologio e altre linee di dati e indirizzo dovrebbe soddisfare il principio 3W (la distanza delle linee di avvolgimento dovrebbe essere doppia rispetto alla larghezza della linea). Il collegamento dell'orologio deve essere il più breve possibile e deve essere aggiunta la protezione del suolo. Al fine di garantire l'integrità del segnale di clock, l'uscita dell'orologio è collegata in serie con una resistenza terminale di circa 33 ohm.

3.3 Segnali critici e non critici

Prima dell'analisi di simulazione, i segnali nel sistema sono suddivisi in segnali critici e segnali non critici. Il principio di divisione si basa principalmente su condizioni quali la velocità di avanzamento del dispositivo, il livello della frequenza di funzionamento e la lunghezza della linea del segnale. Naturalmente, dovrebbe anche essere determinato in base alla progettazione effettiva.

In questo sistema, i segnali chiave sono: segnale dell'orologio; CPU e SDRAM, CPU e FLASH e altre linee di dati di memoria, linee di indirizzo e linee di segnale di lettura e scrittura. Il più critico è il routing di connessione tra SDRAM e MC9328MX1. La loro integrità del segnale influisce direttamente sul fatto che MC9328MX1 possa accedere correttamente ai dati in SDRAM.