Fabbricazione PCB di precisione, PCB ad alta frequenza, PCB ad alta velocità, PCB standard, PCB multistrato e assemblaggio PCB.
La fabbrica di servizi personalizzati PCB e PCBA più affidabile.
Blog PCB
Il ruolo dell'impilamento stratificato di schede PCB nel controllo delle radiazioni EMI
Blog PCB
Il ruolo dell'impilamento stratificato di schede PCB nel controllo delle radiazioni EMI

Il ruolo dell'impilamento stratificato di schede PCB nel controllo delle radiazioni EMI

2022-01-13
View:135
Author:pcb

Questo articolo parte dal layout di base della scheda PCB ut e discute il ruolo e la destecnica signs di levelloed PCB board stacking nel controllo della radiazione EMI. Ci sono molti modi per risolvere il problema EMI. Le soppressioni IME moderne includono: l'uso dell'IME suppressionRivemponto ionicos, la selezione delle parti di soppressione EMI appropriate e la simulazione IME design.

Scheda PCB

1. Power busbarrarara
Reasonable placement of capacitors con capacità appropriata vicino al perno di alimentaziones del IC can make the IC output voltage jump faster. Comeever, il problema does not end there. A causa della frequenza finita respnse del condensatores, this prevenires them from generating the harmonic potenza needed to cleany drive the IC's uscita su tutta la banda di frequenza. Inoltre, il transtensione ients developed on the power busbars will create a voltage drop across induttanza del percorso di disaccoppiamento, and these transient voltages sono i principali source of common-mode EMI interference. How sdovremmo solve these problems? In the case of an IC on our board, il piano di potenza intorno al IC può essere pensato a uns a good high-frequency capacitor that harvests the energy leaked by the discondensatore cretes that provide high-frequency energy for a clean output. In addition, the inductance of a good power slivello superiore should be scentro commerciale, so that il transient signal synthesized by the inductance is also scentro commerciale, thereby reducing common mode EMI. Naturalmentese, il collegamento dall'alimentazione supply layer to the IC power supply pin must be as short as possible, perchése the risil bordo del digitale signal is ottenere faster and faster, and it is direttamente collegato al pad dove l'IC alimenta supply pin is situato, which will be discussed separately. Come controllare l'IME in modalità comune, il piano di potenza must be a reasunably well-desFirmato pair of power planes facilitare il disaccoppiamento e sufficiently low inductance. Uno potrebbesk, quanto bene ios it? Laswero to the quesla dipendenzas on the layering of the power supply, the materials tra il livellos, and the operating frequency (ie, una funzione del IC"s rise tempo). Us1, the sritmo del livello di potenza is 6mil, e l'intercalare is FR4 material, la capacità equivalente per squarto pollice dello strato di potenza is about 75pF. Ovviosly, the smaller the layer sritmo, the greater the capacitance. Non ci sono molti dispositivis with rise tempos da 100 a 300ps, ma al ritmo attuale di sviluppo del ICs, ci sarà un'alta percentuale di dispositivos with rise tempos in the range of 100 to 300ps. Per circuitos with rise times of 100 to 300ps, 3 ml strato spacing will no longer be sadatto per most applications. In quel momento, it was necessary to ustecnica di stratificaziones with a layer sritmo di less than 1 mil and replace the FR4 dielectric material with a material with a very high dielectric constant. Now, ceramicas and ceramics può incontrare il design requisitos of 100 to 300ps rise circuito temporales. Although new materials e metodos possono essere adottati in futuro, for today's comune da 1 a 3ns rise circuito temporales, 3 to 6mil layer smateriale dielettrico FR4s, it is us1 sufficient to handle high-end harmonics e mantenere transients Abbastanza basso per essere That said, L'IME in modalità comune può essere molto basso. The PCB board layered stack design example given in this article will assume a layer sritmo da 3 a 6 milionis.

2. Elettromagnetico shielding
From the spunto di vista del routing ignal, a good layering sstrategia should be to place all straccia ignales on one or sstrato everals next to power or terra planes. Per potere, a good layering sstrategia should be that the livello di potenza is adiacente allo strato del suolo, e distanza tra lo strato di potenza e lo strato di terra is as scentro commerciale as possible, which is what we call the "layering" strategy.

3. 4-layer board
There are several potential issues with the 4-layer board design. First of all, per una tavola tradizionale a quattro strati con uno spessoress di 62 mil, even se il sstrato ignale is on the outer layer and the power and terra layers sono sullo strato interno, the distance between the power layer and the ground layer is still too large. If cost requisitos are in place, consider the following two alternatives to traditional 4-layer boards. Both ssoluziones can improve EMI suppression performance, but only when the component densis low enough and there is enough area around the components (to place the required power supply copper layer). Lo strato esternos del PCB sono strato di terras, and the two middle layers are signal/power layers. The power supply on the signal layer is routed with wide traces, che fannos the path impedance of the power supply current low, e l'impedenza del signal microstrip path is also low. From an EMI control perspectiva, this is an exisScheda PCB a 4 strati structure. In the second scheme, the outer layer takes the power and ground, e due strati centralis take the signal. Compared with the traditional 4-layer board, il miglioramento dellas scheme is smaller, and the interlayer impedance is as poor as the traditional 4-layer board. If trace impedance is to be controlled, the sopra stacking schemes require very careful routing of traces under the power and ground rame islands. In addition, copper islands on power or ground planes should be interconnected as closely as possdasure DC and low frequency connectivity.

4. 6-layer board
If the component density on a 4-layer board is relativamente alto, a 6-layer board is used. However, some stacking schemes in the 6-layer board design are not good enough to shield the electromagnetic field, and have little effect on reducing the transient signal of the power busbar. Two examples are discussed below. Per esempio, the power sla superficie e il terreno sono posti sul second and fifth layers respectively. A causa dell'elevata impedenza della potenza supply copper cladding, it is very unfavorable to control the common mode EMI radiation. However, dal punto di vista del controllo dell'impedenza del signal, this method is quite correct. The second example places power and ground on the 3rd and 4th layers, respectively. This design solves the problem of power supply copper cladding impedance. Due to the poor electromagnetic shielding performance of il 1st and 6th layers, the differential mode EMI increases. Se il numero di slinea ignales on the two outer layers is low and the trace length is short (spiù di 1/20 la lunghezza d'onda del signal harmonic), this design can solve the differential mode EMI problem. The suppression of differential mode EMI is particularly good by filling the non-component and non-trace areas on the outer layer with copper and grounding the copper area (every 1/20 wavelength is interval). As menzionato in precedenza, the copper area sdovrebbe essere collegato to the internal ground plane at multiple points. La scheda generale ad alte prestazioni a 6 strati design generally arranges the 1st and 6th layers as ground layers, and the 3rd and 4th layers prendere potere e terra. EMI suppression is eccellente grazie a due micro centrati dualstrip sLivello di linea ignales between the power and ground planes. Il disadvantage of this design is that there are only two layers of traces. As mentioned earlier, the same stackup can be achieved with a traditional 6-layer board if the outer layer traces are short and copper is placed in the no-trace area. Another 6-layer board layout is signal, ground, signal, power, ground, signal, which enables l'ambiente richiesto per signal integrity designs. The signal layer is adjacent to the ground plane, and the power and ground planes sono accoppiati. Obviously, the downsis the unbalanced sincollaggio dello stratos. This ususes trouble in manufacturing. The solution to the problem is to fill all the blank areas of the third layer with copper. Se la tana di ramesity of the third layer is close to the power layer or the ground layer after copper filling, this board can be loosely counted as a structurally balanced circuit board. . The copper filling area must essere collegato all'alimentazione o alla messa a terra. The distance between the connecting vias is sfino a 1/20 wavelength, non necessariossarily everywhere, but ideally should be connected.

5. 10-layer board
Poiché gli strati di ulazioni tra le schede multistrato sono molto sottili, l'impedenza tra strati di una scheda a 10 o 12 strati è molto basso, e si può prevedere un'eccellente integrità del segnale fintanto che non ci sono problemi con delaminazione e stacking. È più difficile produrre schede a 12 strati con uno spessore di 62 mil e non ci sono molti produttori che possono elaborare schede a 12 strati. Da quando ho sempre uno strato isolante tra lo strato del segnale e lo strato del loop, la soluzione di allocare i 6 strati medi per instradare la slinea ignales nel disegno della scheda a 10 strati non lo è. Inoltre, è importante avere lo strato del segnale adiacente allo strato del loop, cioè il layout della scheda è segnale, terra, segnale, segnale, potenza, terra, segnale, segnale, terra, segnale, segnale, terra, segnale. Questo disegno fornisce un buon percorso per lo scorrente ignale es loop corrente. Una corretta strategia di routing è per instradare l'abetest livello lungo la direzione X, il terzo strato lungo la direzione Y, il quarto strato lungo la direzione X, e così via. Guardando la traccia intuitivamente, i layer 1 e 3 sono una coppia di combinazioni stratificate, i layer 4 e 7 sono una coppia di combinazioni stratificate, e i layer 8 e 10 sono una coppia di combinazioni stratificate. Quando è necessario cambiare la direzione delle tracce, le linee di segnale sul primo strato dovrebbero essere "tramite fori" al terzo strato e quindi cambiare la direzione. In pratica, potrebbe non essere sempre possibile farlo, ma come concetto di design cerca di aderirvi. Allo stesso modo, quando la direzione di instradamento del segnale è cambiata, dovrebbe essere via vias da livellos 8 e 10 o da layer 4 a layer 7. Questo percorso assicura un accoppiamento stretto tra il percorso in avanti e il percorso di ritorno del segnale. Ad esempio, se il segnale è instradato sullo strato 1 e il loop è instradato sullo strato 2 e solo sullo strato 2, anche se il segnale sullo strato 1 passa allo strato 3 attraverso una "via", il loop è ancora sullo strato 2, mantenendo così bassa induttanza, elevata capacità e buone prestazioni di schermatura elettromagnetica. E se il cablaggio vero e proprio non fosse così? Ad esempio, la linea del segnale sul primo strato va attraverso il foro via al decimo strato. In questo momento, il segnale loop deve trovare il piano di terra dal nono strato, e la corrente loop deve trovare il più vicino foro via terra (sas i pin di terra di componenti come resistenze o condensatori). Se vi capita di avere una via simile nelle vicinanze, Sei davvero fortunato. Se non ci sono vie così vicine disponibili, l'induttanza aumenterà, la capacità diminuirà e l'EMI aumenterà sicuramente. Quando la linea di segnale deve lasciare l'attuale coppia di filis ad altri strati di cablaggio attraverso vias, vias di terra dovrebbero essere collocati vicino ai vias, in modo che il segnale loop possa tranquillamente tornare allo strato di messa a terra appropriato. Per la combinazione di strati 4 e strati 7, il loop del segnale tornerà dallo strato di potenza o dallo strato di terra (cioè strato 5 o strato 6), perché l'accoppiamento capacitivo tra lo strato di potenza e lo strato di terra è buono, il segnale è easyda y a trasmettere.

6. Progettazione di più livelli di potenza

Se i due piani di potenza della stessa tensione sla necessità di produrre una grande corrente, il circuito dovrebbe essere disposto in due insiemi di piani di potenza e piani di terra. In questo caso, gli strati isolanti sono collocati tra ogni coppia di potenza e piano di terras. In questo modo, otteniamo le due coppie di barre del bus di potenza con impedenza uguale che ci aspettiamo di dividere la corrente equamente. Se l'impilamento dei piani di potenza crea impedenze disuguali, lo shunting non sarà uniforme, la tensione transitoria sarà molto più grande e EMI aumenterà drammaticamente. Se ci sono più tensioni di alimentazione con valore diversos sulla scheda, quindi sono necessari più piani di potenza, tenere a mente di creare il proprio piano di potenza e terra accoppiatos per i diversi alimentatori. In entrambi i casi di cui sopra, tenere presente i requisiti del produttore per una struttura bilanciata per determinare il posizionamento della potenza di alloggio e del piano di terra sulla tavola.

7. Sintesi

Dato che la maggior parte degli ingegneri desegna le schede come tradizionali circuiti stampati con uno spessore di 62 mil e senza vie cieche o sepolte, questa discussione di stratificazione e impilamento è limitata a ciò. Per tavole con spessori troppo diversi, lo schema di stratificazione raccomandato in questo articolo potrebbe non essere ideale. Inoltre, i circuiti stampati con cieco o separato vias sono processin modo diverso, e l'approccio stratificato in questa carta non è applicabile. Lo spessoress, via processo e il numero di strati del circuito stampato nel circuito stampato design non sono la chiave per risolvere il problema. L'eccellente stratificazione è quella di garantire il bypass e il disaccoppiamento della barra di alimentazione, in modo che la trastrazione ient sul piano di potenza o sul piano di terra non sia influenzata. La chiave per schermare i campi elettromagnetici dei segnali e potere. Idealmente, ci dovrebbe essere uno strato isolante di isolamento tra lo strato di traccia del segnale e il suo strato di terra di ritorno, e la spaziatura dello strato accoppiata (o più di una coppia) dovrebbe essere il più piccola possibile. Sulla base di questi principi e principi del basconcetto, possono essere progettati circuiti stampati che possono sempre soddisfare i requisiti di progettazione.