Fabbricazione PCB di precisione, PCB ad alta frequenza, PCB ad alta velocità, PCB standard, PCB multistrato e assemblaggio PCB.
La fabbrica di servizi personalizzati PCB e PCBA più affidabile.
Blog PCB
Progettazione di integrità del segnale per la scheda PCB del dispositivo Gigabit
Blog PCB
Progettazione di integrità del segnale per la scheda PCB del dispositivo Gigabit

Progettazione di integrità del segnale per la scheda PCB del dispositivo Gigabit

2022-04-22
View:127
Author:pcb

Introduce l'applicazione di Scheda PCB progettare strumenti per risolvere questi problemi, come effetto cutaneo e perdita dielettrica, l'effetto di vias e connettori, considerazioni di segnalazione differenziale e cablaggio, distribuzione dell'energia, e controllo EMI, ecc. Il rapido sviluppo della comunicazione e della tecnologia informatica ha portato la progettazione PCB ad alta velocità nel campo dei gigabit. L'applicazione di nuovi dispositivi ad alta velocità rende possibile tale trasmissione ad alta velocità a lunga distanza sul backplane e sulla scheda singola. Signal integrity issues (SI), Anche i problemi di integrità energetica e compatibilità elettromagnetica sono più importanti.

Scheda PCB

Integrità del segnale si riferisce alla qualità della trasmissione del segnale sulla linea di segnale. I principali problemi riguardano la riflessione, oscillazione, tempistica, rimbalzo a terra e crosstalk. La scarsa integrità del segnale non è causata da un singolo fattore, ma da una combinazione di fattori nella progettazione a livello di consiglio. Nella progettazione PCB di apparecchiature gigabit, una buona progettazione di integrità del segnale richiede agli ingegneri di considerare pienamente i componenti, Sistema di interconnessione delle linee di trasmissione, distribuzione dell'energia e aspetti EMC. Gli strumenti EDA per la progettazione di PCB ad alta velocità si sono evoluti dalla pura verifica di simulazione a una combinazione di progettazione e verifica, aiutare i progettisti a stabilire le regole all'inizio della progettazione per evitare errori invece di trovare problemi successivamente nella progettazione. Man mano che la velocità dei dati aumenta e i progetti diventano più complessi, Gli strumenti di analisi del sistema PCB ad alta velocità diventano più necessari. Questi strumenti includono l'analisi dei tempi, analisi dell'integrità del segnale, Analisi dello sweep dei parametri dello spazio di progettazione, Progettazione EMC, Analisi della stabilità del sistema di alimentazione, e altro ancora. . Qui ci concentreremo su alcuni dei problemi che dovrebbero essere considerati nell'analisi dell'integrità del segnale nella progettazione PCB dei dispositivi gigabit.

High Speed Devices and Device Models
Although the gigabit transmit and receive component suppliers will provide progettazione information about the chip, c'è anche un processo per il fornitore del dispositivo per comprendere l'integrità del segnale del nuovo dispositivo, quindi le linee guida di progettazione fornite dal fornitore del dispositivo potrebbero non essere mature, e l'Uno è che i vincoli di progettazione dati dai fornitori di dispositivi sono di solito molto severi, e sarà molto difficile per l'ingegnere di progettazione soddisfare tutte le regole di progettazione. Pertanto, è necessario che gli ingegneri dell'integrità del segnale utilizzino strumenti di analisi di simulazione per analizzare le regole di vincolo del fornitore e i progetti effettivi, investigare e ottimizzare la selezione dei componenti, topologia, schemi di corrispondenza, e valori dei componenti corrispondenti, e infine sviluppare soluzioni per garantire l'integrità del segnale. Il layout e le regole di routing del PCB. Pertanto, L'analisi di simulazione dei segnali gigabit è diventata molto importante, e il ruolo del modello di dispositivo nel lavoro di analisi dell'integrità del segnale è stato sempre più attento.

I modelli componenti di solito includono modelli IBIS e modelli Spice. Perché la simulazione a livello di scheda si preoccupa solo della risposta del segnale dai pin di uscita ai pin di ingresso attraverso il sistema di interconnessione, I produttori di IC e IC non vogliono perdere informazioni dettagliate sul circuito all'interno del dispositivo, e il tempo di simulazione del modello Spice a livello transistor è solitamente insopportabile, quindi il modello IBIS è utilizzato in PCB ad alta velocità. Il campo di progettazione è gradualmente accettato da sempre più produttori di dispositivi e ingegneri di integrità del segnale.

Gli ingegneri spesso mettono in discussione la robustezza del modello IBIS quando si tratta di simulare sistemi PCB per dispositivi gigabit. Quando il dispositivo funziona nella regione di saturazione e cut-off del transistor, il modello IBIS manca di informazioni dettagliate sufficienti per descrivere la regione non lineare della risposta transitoria, e i risultati simulati dal modello IBIS non possono produrre le informazioni di risposta che il modello a livello di transistor può. Tuttavia, per dispositivi di tipo ECL, È possibile ottenere un modello IBIS molto coerente con i risultati della simulazione del modello a livello di transistor. La ragione è molto semplice. Il driver ECL funziona nella regione lineare del transistor, e la forma d'onda di uscita è più vicina alla forma d'onda ideale. Secondo lo standard IBIS, un modello relativamente IBIS.

Man mano che aumenta la velocità di trasmissione dei dati, i dispositivi differenziali sviluppati sulla base della tecnologia ECL sono stati notevolmente sviluppati. Lo standard LVDS e CML, tra gli altri, hanno reso possibile la trasmissione del segnale gigabit. Come si può vedere dalla discussione di cui sopra, lo standard IBIS è ancora applicabile alla progettazione di sistemi gigabit a causa della struttura del circuito e della corrispondente applicazione della tecnologia differenziale. Ciò è dimostrato anche in alcuni articoli pubblicati che applicano i modelli IBIS a 2.Progettazione LVDS e CML a 5Gbps. Poiché il modello IBIS non è adatto per descrivere circuiti attivi, Non è adatto per molti dispositivi Gbps che hanno circuiti pre-enfasi per la compensazione delle perdite. Pertanto, in a gigabit system design, the IBIS model works effectively only if:
1. Differential devices operate in the amplification region (linear V-I curve)
2. Device does not have active pre-emphasis circuitry
3. The device has a pre-emphasis circuit but is not enabled (with a short interconnect system enabling pre-emphasis may lead to worse results)
4. Il dispositivo ha circuiti passivi di pre-enfasi, ma il circuito può essere separato dal dado del dispositivo. Quando la velocità dei dati è di 10 Gbps o superiore, la forma d'onda di uscita è più simile a un'onda sinusoidale, e il modello Spice è più applicabile.

Loss effect
When the signal frequency increases, l'attenuazione della linea di trasmissione non può essere ignorata. In questo momento, è necessario considerare la perdita causata dalla resistenza equivalente del conduttore in serie e dalla conduttanza equivalente del mezzo in parallelo, e il modello di linea di trasmissione perditay deve essere utilizzato per l'analisi.

Il modello equivalente della linea di trasmissione lossy è mostrato nella figura 1. Si può vedere dalla figura che la resistenza di serie equivalente R e la conduttanza parallela equivalente G sono utilizzati per caratterizzare la perdita. La resistenza di serie equivalente R è la resistenza causata dalla resistenza DC e dall'effetto pelle. La resistenza DC è la resistenza del conduttore stesso, che è determinata dalla struttura fisica del conduttore e dalla resistività del conduttore. Quando la frequenza aumenta, l'effetto cutaneo inizia a funzionare. L'effetto pelle è un fenomeno in cui la corrente del segnale nel conduttore è concentrata sulla superficie del conduttore quando il segnale ad alta frequenza passa attraverso il conduttore. Dentro il conduttore, la densità di corrente del segnale lungo la sezione trasversale del conduttore decade esponenzialmente, e la profondità alla quale la densità di corrente diminuisce a 1/e dell'originale è chiamata la profondità della pelle. Maggiore è la frequenza, minore è la profondità della pelle, con conseguente aumento della resistenza del conduttore. La profondità della pelle è inversamente proporzionale alla radice quadrata della frequenza.

Equivalent parallel conductance G is also called dielectric loss (Dielectric Loss). A basse frequenze, la conduttanza parallela equivalente è correlata alla conduttività di massa e alla capacità equivalente del mezzo, mentre mentre la frequenza aumenta, l'angolo di perdita dielettrica inizia a dominare. In questo momento, la conducibilità dielettrica è determinata dall'angolo di perdita dielettrica e dalla frequenza del segnale. In generale, quando la frequenza è inferiore a 1 GHz, la perdita dell'effetto cutaneo gioca un ruolo importante, e quando la frequenza è superiore a 1GHz, la perdita dielettrica domina. La costante dielettrica, angolo di perdita dielettrica, Conduttività del conduttore e frequenza di taglio possono essere impostate nel software di simulazione. Il software prenderà in considerazione l'effetto della pelle e la perdita dielettrica secondo la struttura della linea di trasmissione durante la simulazione. Se simula l'attenuazione, Assicurarsi di impostare la frequenza di taglio corrispondente in base alla larghezza di banda del segnale. La larghezza di banda è determinata dalla velocità di bordo del segnale. Molti segnali 622 MHz non sono molto diversi da 2.Velocità di bordo del segnale 5GHz. Inoltre, l'equivalente può essere visto anche nel modello di linea di trasmissione lossy. Resistenza e conduttanza variano in base alla frequenza.

Effects of Vias and Connectors
The vias transmit the signal to the other side of the board. La parte metallica verticale tra le tavole è un'impedenza incontrollabile, e il punto di flessione dalla direzione orizzontale alla direzione verticale è un punto di rottura, che produrranno riflessioni, e il suo aspetto dovrebbe essere minimizzato. Simulazione di progettazione di sistemi gigabit, prendere in considerazione l'effetto di vias, è richiesto un modello via. La struttura modello della via è sotto forma di resistenza di serie R, un'induttanza L e un condensatore parallelo C. Secondo i requisiti specifici di applicazione e accuratezza, strutture RLC multiple possono essere utilizzate in parallelo, e l'accoppiamento con altri conduttori può essere considerato. In questo momento, il modello via è una matrice. Ci sono due modi per ottenere il modello via, uno è ottenuto mediante prove come TDR, and the other can be extracted by the 3D field extractor (Field Solver) according to the physical structure of the via. I parametri del modello sono correlati al materiale PCB, stackup, spessore, pad/dimensione antipad, e come i cavi che si collegano ad esso sono collegati. Nel software di simulazione, I parametri differenti possono essere impostati in base ai requisiti di precisione, Il software estrarrà il modello del foro di via secondo l'algoritmo corrispondente e prenderà in considerazione la sua influenza durante la simulazione.

Nella progettazione del sistema gigabit PCB, l'influenza del connettore deve essere considerata in particolare. Ora lo sviluppo della tecnologia del connettore ad alta velocità può ben garantire la continuità dell'impedenza e del piano di terra durante la trasmissione del segnale. L'analisi di simulazione del connettore nella progettazione è principalmente Un modello multi-linea è utilizzato. Il modello multilinea del connettore è un modello estratto considerando l'accoppiamento induttivo e capacitivo tra i pin nello spazio tridimensionale. Il modello multi-linea del connettore utilizza generalmente un estrattore di campo tridimensionale per estrarre la matrice RLGC, che è generalmente sotto forma di un sub-circuito modello Spice. A causa della complessa struttura del modello, richiede molto tempo per l'estrazione e l'analisi di simulazione. Nel software SpectraQuest, Il modello del connettore Spice può essere modificato in un modello Espice, che può essere assegnato al dispositivo o chiamato direttamente, oppure può essere modificato in un modello di pacchetto in formato DML e assegnato al dispositivo per l'uso.

Differential Signaling and Routing Considerations
Differential signal has the advantages of strong anti-interference and high transmission rate. Trasmissione del segnale in gigabit, può ridurre meglio l'influenza del crosstalk e dell'IME. Le sue forme di accoppiamento includono l'accoppiamento del bordo e l'accoppiamento up-down, aggancio allentato e aggancio stretto. Rispetto al giunto superiore e inferiore, L'accoppiamento del bordo ha i vantaggi di una migliore riduzione del crosstalk, cablaggio conveniente, e semplice lavorazione. L'accoppiamento superiore e inferiore è più spesso applicato a Scheda PCBs con alta densità di cablaggio. Rispetto all'accoppiamento allentato, L'accoppiamento stretto ha una migliore capacità anti-interferenza e può ridurre il crosstalk, L'accoppiamento sciolto e può controllare meglio la continuità dell'impedenza differenziale della traccia. Le regole specifiche di routing differenziale dovrebbero considerare gli effetti della continuità dell'impedenza, loss, crosstalk, e tracciare le differenze di lunghezza in base alle diverse situazioni. Le linee differenziali utilizzano diagrammi oculari per analizzare i risultati della simulazione. Il software di simulazione può impostare il codice di sequenza casuale per generare il diagramma oculare, e può inserire i parametri di jitter e offset per analizzare la sua influenza sul diagramma oculare.

Power Distribution and EMC
The increase in data transfer rates, accompagnati da velocità di bordo più veloci, richiede stabilità dell'alimentazione su una banda di frequenza più ampia. Un sistema ad alta velocità può passare una corrente transitoria di 10A e richiedere un ripple dell'alimentazione elettrica di 50mV, che significa che l'impedenza della rete di distribuzione dell'energia deve essere entro 5 m© entro un certo intervallo di frequenza. Per esempio, il tempo di salita del segnale è inferiore a 0.5ns, che dovrebbe essere considerato. La larghezza di banda è fino a 1.0GHz. Nella progettazione di sistemi gigabit, it is necessary to avoid the interference of synchronization noise (SSN) and ensure that the power distribution system has a low impedance in the bandwidth range. Generalmente, nella banda a bassa frequenza, I condensatori di disaccoppiamento sono utilizzati per ridurre l'impedenza, e nella banda ad alta frequenza, la distribuzione dell'alimentazione elettrica e del piano di terra è considerata principalmente. La figura 4 mostra il grafico di risposta in frequenza del cambiamento di impedenza con e senza disaccoppiamento dei condensatori negli strati di potenza e piano di terra.

Il software SpectraQuest può analizzare l'influenza del rumore sincrono causato dalla struttura del pacchetto. The Power Integrity (PI) software uses the frequency domain to analyze the power distribution system, che può analizzare efficacemente il numero e la posizione dei condensatori di disaccoppiamento, così come l'influenza dei piani di potenza e di terra. Gli ingegneri eseguono la selezione del condensatore di disaccoppiamento e il posizionamento, routing, e analisi della distribuzione planare.

EMC sta per Compatibilità elettromagnetica, e i problemi che ne derivano comprendono l'eccessiva radiazione elettromagnetica e la suscettibilità alle radiazioni elettromagnetiche. La ragione principale è che la frequenza di funzionamento del circuito è troppo alta e il layout e il cablaggio sono irragionevoli. Attualmente, Esistono strumenti software per la simulazione EMC, ma i problemi EMC possono essere causati da molte ragioni elettromagnetiche. È difficile impostare parametri di simulazione e condizioni di confine, che influenzeranno direttamente l'accuratezza e la praticabilità dei risultati della simulazione. La prassi abituale è quella di applicare le regole di progettazione che controllano EMC a ciascun collegamento del progetto, per ottenere regole e controllo in ogni collegamento del progetto, e dopo che il progetto è stato testato e verificato, nuove regole possono essere formate e applicate al nuovo Scheda PCB design.