Fabbricazione PCB di precisione, PCB ad alta frequenza, PCB ad alta velocità, PCB standard, PCB multistrato e assemblaggio PCB.
La fabbrica di servizi personalizzati PCB e PCBA più affidabile.
Dati PCB
Tecnologia di prova nella progettazione ad alta velocità di interconnessione della scheda PCB
Dati PCB
Tecnologia di prova nella progettazione ad alta velocità di interconnessione della scheda PCB

Tecnologia di prova nella progettazione ad alta velocità di interconnessione della scheda PCB

2022-06-13
View:96
Author:pcb

Alta velocità Scheda PCB La tecnologia di progettazione dell'interconnessione comprende prove, simulazione, e varie norme correlate, dove la prova è un metodo e mezzo per verificare i risultati di varie analisi di simulazione. I metodi e i mezzi di prova più importanti sono le condizioni necessarie per garantire l'analisi della progettazione di interconnessione. Per la prova tradizionale della forma d'onda del segnale, la preoccupazione principale è la lunghezza dei cavi della sonda per evitare inutili rumori introdotti da Pigtail. Questo articolo discute principalmente la nuova applicazione e lo sviluppo della tecnologia di test di interconnessione. Negli ultimi anni, con il miglioramento continuo della frequenza del segnale, l'oggetto di prova ha subito modifiche significative. Non è più limitato all'uso tradizionale degli oscilloscopi per testare le forme d'onda del segnale. Alimentazione elettrica rumore di terra, synchronous switching noise (SSN), and jitter (Jitter) have gradually become The focus of interconnect design engineers, Alcuni strumenti nel campo RF sono stati applicati alla progettazione di interconnessione. Gli strumenti di prova comunemente utilizzati nella progettazione di interconnessione includono analizzatori di spettro, analizzatori di rete, oscilloscopi, e le varie sonde e dispositivi utilizzati da questi strumenti, che sono cambiati in modo significativo per accogliere i tassi di segnale sempre crescenti. Utilizzo di questi strumenti di prova come strumenti, Questo documento presenta principalmente lo sviluppo della tecnologia di test di progettazione di interconnessione negli ultimi anni dai seguenti aspetti:

1) Il metodo di taratura della prova

2) Metodo di modellazione dei dispositivi passivi

3) Test di integrità energetica

4) Metodo di prova del jitter del segnale dell'orologio

Scheda PCB

Tra i tre strumenti di prova comunemente utilizzati, il metodo di taratura dell'analizzatore di rete è rigoroso, seguito dall'analizzatore di spettro e il metodo di taratura dell'oscilloscopio è semplice. Pertanto, discutiamo principalmente il metodo di calibrazione dell'analizzatore di rete qui. Esistono tre metodi di calibrazione comunemente usati per gli analizzatori di rete, Thru, TRL e SOLT. L'essenza di Thru è la normalizzazione. Durante la taratura, l'analizzatore di rete registra il risultato della prova dell'apparecchio (S21_C). Nella prova effettiva dividere direttamente il risultato della prova (S21_M) e S21_C per ottenere il risultato della prova DUT (S21_A).. Attraverso la calibrazione ignora i riflessi causati da disallineamenti nel dispositivo di prova e un accoppiamento elettromagnetico nello spazio, quindi, la sua precisione di calibrazione. Questo metodo di taratura può essere utilizzato quando viene testato solo S21 e la precisione della prova non è richiesta. In strutture non coassiali come schede PCB, a volte è necessario testare le caratteristiche di tracce, via, connettori, ecc In questo caso, il fornitore dello strumento di prova non fornisce parti di taratura standard ed è difficile per i tester fare un buon circuito aperto, cortocircuiti, carico corrispondente e altre parti di taratura alla porta di taratura della prova, quindi la calibrazione SOLT tradizionale non può essere eseguita. Il vantaggio della calibrazione con TRL è che i pezzi di calibrazione standard non sono necessari e la porta di calibrazione della prova può essere estesa alla posizione desiderata. Attualmente, la calibrazione TRL è stata ampiamente utilizzata nella prova della struttura della scheda PCB. SOLT è generalmente considerato un metodo di taratura standard. Ci sono un totale di 12 parametri di errore di calibrazione nel modello di calibrazione e vari errori vengono calibrati e calcolati utilizzando un cortocircuito, circuito aperto, carico e attraverso. Poiché i fornitori di strumenti di prova di solito forniscono solo parti di calibrazione coassiale, il metodo di calibrazione SOLT non può essere utilizzato in strutture non coassiali. I tre metodi di taratura di cui sopra possono essere analizzati in dettaglio mediante il grafico del flusso del segnale, in cui ogni parametro di errore ha parametri corrispondenti nel grafico del flusso del segnale. Attraverso il diagramma di flusso del segnale, la sensibilità di errore di vari metodi di taratura può essere chiaramente compresa, in modo da comprendere l'intervallo di errore della prova effettiva. Un punto da sottolineare qui è che anche il metodo standard di calibrazione SOLT ignora cinque parametri di errore nel modello di calibrazione. In genere, questi cinque parametri di errore non influiscono sulla precisione di calibrazione. Tuttavia, se non presti attenzione alla progettazione del dispositivo di calibrazione durante l'uso, ci sarà un fenomeno che non può essere calibrato. L'analizzatore di spettro fornisce una sorgente standard per la calibrazione. Durante la calibrazione, è sufficiente collegare la sorgente standard interna alla porta di ingresso tramite un dispositivo di prova. La taratura dura circa 10 minuti. La calibrazione dell'oscilloscopio è ancora più semplice. Collegare la sonda alla sorgente standard interna e confermarla. La taratura richiede circa 1 minuto.


Test e modellizzazione di dispositivi passivi

Con il continuo aumento della frequenza del segnale, il ruolo dei dispositivi passivi nella catena del segnale sta diventando sempre più importante. L'accuratezza dell'analisi della simulazione delle prestazioni del sistema dipende spesso dall'accuratezza del modello dei dispositivi passivi. Di conseguenza, il test e la modellazione di componenti passivi sono gradualmente diventati una parte importante della progettazione di interconnessione di vari fornitori di apparecchiature. I dispositivi passivi comunemente utilizzati sono i seguenti:

1) Connettore

2) Scheda PCB tracce e vias

3) Condensatore

4) Induttanza (perline magnetiche)

Nei progetti di integrità del segnale ad alta velocità, l'impatto dei connettori sul collegamento del segnale. Per i connettori ad alta velocità usati frequentemente, la pratica abituale è quella di realizzare un dispositivo di calibrazione secondo il metodo di calibrazione TRL e testare e modellare il connettore per l'analisi di simulazione. Il metodo di modellazione di prova delle tracce e dei vias PCB è simile a quello dei connettori. La calibrazione TRL viene utilizzata anche per spostare la porta di prova nella posizione desiderata e quindi viene eseguita la modellazione del test.


Tavola caratteristica dell'impedenza di alimentazione di una singola scheda

I modelli di capacità hanno applicazioni nell'analisi dell'integrità del segnale e, soprattutto, nell'analisi dell'integrità dell'alimentazione. Gli strumenti di modellazione della capacità comunemente utilizzati nel settore sono analizzatori di impedenza e analizzatori di rete, che sono adatti rispettivamente per diverse bande di frequenza. Gli analizzatori di impedenza sono adatti per bande a bassa frequenza e gli analizzatori di rete sono adatti per bande ad alta frequenza. Se un analizzatore di rete viene utilizzato per il test di integrità dell'alimentazione nel test effettivo, si consiglia di utilizzare l'analizzatore di rete nell'intera banda di frequenza della modellazione della capacità per garantire la coerenza della modellazione e dell'applicazione. A causa della bassa impedenza dei condensatori, il parallelismo è spesso utilizzato quando si modella con un analizzatore di rete. Il problema che non è stato risolto nella modellazione della capacità nel settore attualmente è come eliminare l'accoppiamento reciproco tra il dispositivo e la capacità, in modo da ridurre l'influenza del dispositivo sui risultati della modellazione. Nella progettazione tradizionale dell'alimentazione elettrica, gli induttori (perline magnetiche) sono spesso utilizzati per isolare l'alimentazione elettrica per ridurre le interferenze di rumore. Nella progettazione effettiva, l'induttanza di isolamento (perla magnetica) viene spesso rimossa e il rumore dell'alimentatore viene invece ridotto. Ciò è dovuto alla risonanza dell'induttore (perla magnetica) con altri componenti del filtro. Per evitare questo, è necessario modellare e simulare l'induttanza (perla magnetica) per evitare risonanza. Il metodo di modellazione dell'induttanza comunemente usato nel settore utilizza anche un analizzatore di rete. Il metodo specifico è simile a quello della modellazione della capacità. La differenza è che il metodo di modellazione dell'induttanza (perla magnetica) è in modalità serie e il metodo di modellazione della capacità è in modalità parallela. La modellazione dei dispositivi passivi di cui sopra è utilizzata principalmente nell'integrità del segnale e nell'integrità dell'alimentazione. Negli ultimi anni, l'analisi di simulazione di EMI si sta gradualmente sviluppando e la modellazione di test dei dispositivi passivi EMI è gradualmente diventata il fulcro della progettazione di interconnessione. La figura 1 mostra la curva di impedenza del condensatore.


Test di integrità energetica

Con l'aumento continuo della potenza del chip e la riduzione continua della tensione di esercizio, il rumore dell'alimentazione elettrica è diventato gradualmente l'oggetto di preoccupazione nella progettazione di interconnessione. Dal punto di vista dell'oggetto della prova, la prova di integrità di potenza può essere divisa in due fasi, la prova caratteristica del sistema di alimentazione e la prova del rumore di terra di potenza. Il primo è una prova delle prestazioni della parte dell'alimentazione elettrica del sistema (prova passiva), il secondo è una prova diretta del rumore di terra dell'alimentazione elettrica (prova attiva) quando il sistema funziona e il rumore di commutazione sincrona può anche essere classificato come rumore di terra dell'alimentazione elettrica. Quando si prova la prestazione del sistema di alimentazione, viene solitamente utilizzato un analizzatore di rete e l'oggetto della prova è l'auto-impedenza e trasferimento-impedenza del sistema di alimentazione. In circostanze normali, l'impedenza del sistema di alimentazione è molto più piccola dell'impedenza del sistema di analizzatore di rete (50 ohm), quindi è necessario solo eseguire la calibrazione di passaggio durante la prova e l'impedenza del sistema di alimentazione può essere ottenuta utilizzando la formula S21=Z/25. Un analizzatore di spettro e un oscilloscopio possono essere utilizzati per testare il rumore di terra dell'alimentazione elettrica. La porta di ingresso dell'analizzatore di spettro non può collegarsi al componente DC. Pertanto, quando si prova il rumore di terra dell'alimentazione elettrica, DC-Blocking deve essere collegato in serie nel dispositivo di prova. L'impedenza di ingresso dell'analizzatore di spettro è di 50 ohm e l'impedenza della rete potenza-terra è generalmente a livello milliohm, quindi l'apparecchio di prova non influenzerà il sistema in prova. I metodi descritti sopra sono di testare il rumore di terra dell'alimentazione elettrica sulla singola scheda e il rumore di terra dell'alimentazione elettrica nel chip è ciò che influenza realmente il funzionamento del chip. In questo momento, è necessario utilizzare la prova sincrona del rumore di commutazione per determinare il rumore di terra dell'alimentazione elettrica nel chip. Supponiamo che il chip abbia porte N IO, una di esse sia mantenuta statica e l'altra N-1 sia girata allo stesso tempo e la forma d'onda del segnale sulla rete statica sia testata, cioè il rumore di commutazione sincrona. Il rumore sincrono di commutazione include sia il rumore di terra dell'alimentazione elettrica che la conversazione incrociata tra diversi segnali nella confezione. Attualmente non c'è modo di distinguere completamente i due.


L'impedenza di ingresso dell'oscilloscopio cambia con le impostazioni

In alcuni prodotti di fascia alta, il jitter è gradualmente diventato un indicatore importante che influisce sulle prestazioni del prodotto. Qui presentiamo solo brevemente come utilizzare un analizzatore di spettro per testare il jitter del segnale di clock e risolvere i problemi. Il test di jitter dei segnali dati non è coperto per il momento. Nella maggior parte dei sistemi, l'orologio è generato da un oscillatore di cristallo o da un ciclo di fase bloccato. Il test di jitter del segnale dell'orologio è relativamente semplice e non richiede strumenti di prova di fascia alta. Il problema può essere localizzato utilizzando un analizzatore di spettro comune. Lo spettro di un segnale di clock ideale è uno spettro discreto pulito con componenti solo a multipli della frequenza di clock. Se c'è un jitter nel segnale dell'orologio, i lobi laterali appariranno nelle vicinanze di questi moltiplicatori, e la dimensione del jitter è proporzionale alla potenza di questi lobi laterali. Il metodo specifico di utilizzare un analizzatore di spettro per testare il jitter dell'orologio è quello di trovare qualsiasi punto testabile sulla catena del segnale dell'orologio, collegare il segnale a questo punto all'analizzatore di spettro attraverso DC-Blocking e osservare i risultati della prova. Poiché l'apparecchio di prova è un sistema lineare, non c'è bisogno di preoccuparsi di generare nuovi componenti spettrali. Come accennato in precedenza, gli orologi sono tutti generati da oscillatori di cristallo o loop bloccati a fase. In questo caso, un motivo importante per introdurre il jitter dell'orologio è il rumore dell'alimentazione degli oscillatori di cristallo o dei loop bloccati a fase. Utilizzando il metodo descritto sopra per testare il rumore dell'alimentazione elettrica dell'oscillatore di cristallo o del ciclo bloccato di fase ottenuto e confrontarlo con i lobi laterali nello spettro dell'orologio, la causa del jitter dell'orologio può essere fondamentalmente determinata. La soluzione al problema è quella di ridisegnare il circuito filtrante dell'oscillatore di cristallo del ciclo a fase bloccato secondo i lobi laterali dello spettro dell'orologio. In generale, questi problemi possono essere risolti selezionando ragionevolmente il condensatore filtro.


Questo articolo presenta brevemente gli attuali oggetti di prova e metodi di prova nel campo della progettazione di interconnessioni. Mentre i tassi di segnale continuano ad aumentare, nuovi contenuti di prova stanno emergendo, compreso il rumore da energia a terra, modellazione passiva del dispositivo, jitter, e altro ancora. L'autore propone un metodo di prova per questi nuovi contenuti di prova basato sulla propria esperienza lavorativa. Nella prova tradizionale della forma d'onda del segnale, la considerazione principale dovrebbe essere quella di ridurre la lunghezza del filo di massa per evitare l'accoppiamento della treccia nel rumore e ridurre l'accuratezza della prova. In futuro la progettazione delle interconnessioni, a causa dell'aumento della frequenza operativa del segnale, l'attenzione del lavoro si sposterà sull'imballaggio dei chip, e relative tecniche di test e modellazione diventeranno al centro del lavoro su Scheda PCB.