Tecnologia PCB - Layout della scheda OC48 di progettazione PCB a segnale misto e cablaggio digitale

Schede OC48

Il segnale analogico ad alta velocità tra il ricetrasmettitore ottico e il DSP è molto sensibile al rumore esterno. Allo stesso modo, tutti i circuiti speciali di alimentazione e tensione di riferimento causano anche un sacco di accoppiamento tra i circuiti analogici e digitali di trasmissione di potenza della scheda. A volte, limitata dalla forma del telaio, una scheda ad alta densità deve essere progettata. A causa della posizione della scheda di accesso del cavo ottico esterno e delle dimensioni relativamente elevate dei componenti PCB del ricetrasmettitore ottico, la posizione del ricetrasmettitore nella scheda è in gran parte fissa. Anche la posizione del connettore I/O del sistema e la distribuzione del segnale sono fisse. Questo è il lavoro di base che deve essere completato prima del layout.

Come la maggior parte degli schemi di routing e layout analogici ad alta densità di successo, il layout deve soddisfare i requisiti di routing e i requisiti di layout e routing devono essere bilanciati. Per la parte analogica di un PCB a segnale misto e di un nucleo CPU locale con una tensione operativa 2V, non è consigliabile utilizzare il metodo "layout prima del cablaggio". Per la scheda OC48, la parte del circuito analogico DSP compresa la tensione di riferimento analogica e il condensatore di bypass analogico dell'alimentazione dovrebbe essere cablata interattivamente prima. Dopo aver completato il cablaggio, l'intero DSP con componenti analogici e cablaggio dovrebbe essere posizionato abbastanza vicino al ricetrasmettitore ottico per garantire pienamente che la lunghezza del cablaggio dal segnale differenziale analogico ad alta velocità al DSP sia la più breve, con il minor piegamento e vias. La simmetria del layout differenziale e del routing ridurrà l'impatto del rumore in modalità comune. Tuttavia, è difficile prevedere il piano migliore per il layout prima del routing.

Consultare il distributore di chip per le linee guida di progettazione per il layout PCB. Prima di progettare in conformità con le linee guida, è necessario comunicare pienamente con l'application engineer del distributore. Molti distributori di chip hanno rigidi vincoli di tempo per fornire raccomandazioni di layout di alta qualità. A volte, le soluzioni che forniscono sono fattibili per i "clienti di primo livello" che utilizzano il dispositivo. Nel campo della progettazione dell'integrità del segnale (SI), la progettazione dell'integrità del segnale di nuovi dispositivi è particolarmente importante. Secondo le linee guida di base del distributore e combinate con i requisiti specifici di ogni pin di alimentazione e di massa nella confezione, è possibile iniziare a disegnare e instradare la scheda OC48 con DSP e microprocessore integrati.

Dopo aver determinato la posizione e il cablaggio della parte analogica ad alta frequenza, i restanti circuiti digitali possono essere posizionati secondo il metodo di raggruppamento mostrato nel diagramma a blocchi. Prestare attenzione a progettare attentamente i seguenti circuiti: la posizione del circuito filtro di alimentazione PLL nella CPU con alta sensibilità ai segnali analogici; il regolatore di tensione locale del nucleo della CPU; il circuito di tensione di riferimento per il microprocessore "digitale".

Le linee guida elettriche e di produzione per il cablaggio digitale possono essere applicate correttamente alla progettazione in questo momento. Il suddetto design dell'integrità del segnale del segnale digitale ad alta velocità del bus e del segnale dell'orologio rivela alcuni requisiti speciali di topologia del cablaggio per il bus del processore, T bilanciati e corrispondenza del ritardo temporale di determinati cavi del segnale dell'orologio. Ma forse non sapete, alcune persone hanno anche presentato un suggerimento aggiornato, cioè di aumentare un numero di resistenze di terminazione.

Nel processo di risoluzione del problema, è naturale apportare alcune modifiche nella fase di layout. Tuttavia, prima di iniziare il cablaggio, un passo molto importante è verificare la tempistica della parte digitale in conformità con il piano di layout. In questo momento, una revisione completa del layout DFM/DFT della scheda aiuterà a garantire che la scheda soddisfi le esigenze dei clienti.

Cablaggio digitale della scheda OC48

Per le linee elettriche dei dispositivi digitali e la parte digitale del DSP a segnale misto, il cablaggio digitale dovrebbe iniziare dai modelli di fuga SMD. Utilizzare la linea di stampa più corta e più ampia consentita dal processo di assemblaggio. Per i dispositivi ad alta frequenza, le linee stampate dell'alimentazione elettrica sono equivalenti a piccole induttanze, che peggioreranno il rumore dell'alimentazione elettrica e causeranno l'accoppiamento indesiderato tra circuiti analogici e digitali. Più lunga è la traccia di potenza, maggiore è l'induttanza.

Utilizzando condensatori digitali bypass può ottenere il miglior layout e schema di routing. In breve, regolare la posizione del condensatore bypass in base alle necessità per renderlo facile da installare e distribuire intorno alla parte digitale e alla parte digitale del dispositivo a segnale misto. Utilizzare lo stesso metodo "traccia più breve e più larga" per instradare il condensatore bypass.

Quando il ramo dell'alimentazione deve passare attraverso un piano continuo (come il piano di alimentazione 3,3V sulla scheda di interfaccia OC48), il pin dell'alimentazione e il condensatore di bypass stesso non devono condividere lo stesso diagramma di uscita e l'induttanza più bassa e il bypass ESR possono essere ottenuti. Sui PCB a segnale misto come la scheda di interfaccia OC48, prestare particolare attenzione al cablaggio del ramo di alimentazione. Ricorda di posizionare condensatori bypass aggiuntivi in una disposizione a matrice sull'intera scheda e posizionare l'alimentazione anche vicino ai componenti passivi. Dopo aver determinato il diagramma, è possibile avviare il routing automatico. I contatti di prova ATE sulla scheda OC48 devono essere definiti durante la progettazione logica. Assicurati che ATE tocchi il 100% dei nodi. Per ottenere il test ATE con la più piccola sonda di prova ATE di 0,070 pollici, la posizione del breakout via deve essere riservata per garantire che il piano di potenza non venga interrotto dalla croce degli antipad della via.

Se si vuole utilizzare una soluzione di separazione del piano di alimentazione e del piano di terra, è necessario selezionare uno strato di polarizzazione sullo strato di cablaggio adiacente parallelo all'apertura. Definire l'area di cablaggio vietata sullo strato adiacente in base al perimetro dell'area di apertura per impedire l'ingresso dei cavi. Se il cablaggio deve passare attraverso l'area aperta ad un altro strato, assicurarsi che l'altro strato adiacente al cablaggio sia uno strato di terra continuo. Questo ridurrà il percorso di riflessione. È bene per il layout di alcuni segnali digitali avere condensatori bypass attraverso il piano di potenza aperto, ma non è consigliabile collegare tra i piani di potenza digitali e analogici perché il rumore sarà accoppiato l'uno all'altro attraverso i condensatori bypass.

Molte delle più recenti applicazioni di routing automatico sono in grado di instradare circuiti digitali multistrato ad alta densità. Nella fase iniziale del cablaggio, utilizzare la grande dimensione da 0,050 pollici tramite spaziatura nell'uscita SMD e considerare il tipo di pacchetto utilizzato. La fase successiva di cablaggio dovrebbe consentire che i vias siano posizionati più vicini l'uno all'altro, in modo che tutti gli strumenti possano raggiungere la più alta velocità di layout. E il minor numero di vias. Poiché il bus del processore OC48 utilizza una topologia stellare migliorata, ha la massima priorità durante il routing automatico.

Dopo il completamento della scheda di layout della scheda OC48, sono necessarie la verifica dell'integrità del segnale e la simulazione della tempistica. La simulazione dimostra che la guida di cablaggio PCB soddisfa i requisiti attesi e migliora gli indicatori di temporizzazione del bus secondo strato. Infine, il controllo delle regole di progettazione, la revisione finale della produzione, la maschera e la revisione vengono rilasciati al produttore e l'attività di layout è ufficialmente terminata.