電子設計 - 混合信号PCBを設計する方法？

の動作 PCB回路ボードアナログ回路は依存する 連続的に変化する電流と電圧. デジタル回路の動作は、事前定義された電圧レベルまたはしきい値に基づいて受信機での高レベルまたは低レベルの検出に依存する, 論理状態を判断する「真」または「偽」に相当する. デジタル回路の高レベルと低レベルの間で, デジタル回路が時々アナログ効果を示す「灰色の」領域が、ある, such as overshoot and ringback reflection when the digital signal jumps fast enough from a low level to a high level (state). 純粋な“デジタル”デバイスでさえアナログ回路とアナログ効果があるので、混合信号PCB回路基板の概念は現代のプレート設計のためにあいまいである. したがって, デザインの初めに, 厳密な時系列割当を確実に達成するために, シミュレーション効果をシミュレートしなければならない. 事実上, 通信製品が数年間故障なしで働かなければならないという信頼性に加えて, シミュレーション効果は大量生産低コストで特に必要である/高性能消費財.

現代の混合信号PCB回路基板設計における別の難しさは、GTL、LVTTL、LVCMOSおよびLVDS論理のような、異なるデジタル論理を有する、より多くのデバイスが存在するということである。各論理回路の論理しきい値および電圧変動は異なる。しかしながら、これらの異なる論理しきい値および電圧スイングは、PCB回路基板上で一緒に設計されなければならない。ここでは、高密度、高性能、混合信号PCB回路基板のレイアウトと配線設計を徹底的に分析することによって、成功した戦略とテクニックをマスターすることができます。

ハイブリッド信号回路配線基盤

デジタルおよびアナログ回路が同じボード上の同じ構成要素を共有するとき、回路のレイアウトおよび配線は、方法論的でなければならない。

混合信号pcb回路基板設計では，電力配線のための特別な要求とアナログ雑音とディジタル回路雑音の分離が雑音結合を回避し，レイアウトと配線の複雑さを増す。電力伝送ラインのための特別な要件およびアナログ回路とデジタル回路との間のノイズ結合を分離する要件は、混合信号PCB回路基板のレイアウト及び配線をさらに複雑にする。

A／D変換器のアナログアンプの電源をA／D変換器のデジタル電源に接続すれば、アナログ部分と回路のデジタル部分との相互作用が起こりやすい。おそらく、レイアウト・スキームは、入出力コネクタの位置のためにデジタルおよびアナログ回路の配線を混ぜ合わせなければならない。

レイアウトと配線の前に、技術者はレイアウトと配線計画の基本的な弱点を理解する必要があります。偽の判断でさえ、大部分のエンジニアは、潜在的電気衝撃を特定するためにレイアウトと配線情報を使用する傾向があります。

最新の混合信号PCB回路基板のレイアウトと配線

以下では、OC 48インタフェースカードの設計を通じた混合信号PCB基板のレイアウトと配線技術について説明する。OC 48は、基本的に2.5 GBのシリアル光通信に向けられた光キャリア標準48を表している。現代通信装置における大容量光通信規格の一つである。OC 48インターフェースカードは、混合信号PCB回路基板のためのいくつかの代表的なレイアウトと配線問題を含んでいます。レイアウト及び配線プロセスは、混合信号PCB回路基板のレイアウトスキームを解決するための順序及び手順を示す。

OC 48カードは、両方の方向で光学的でアナログ信号を変えるトランシーバーを含みます。マイクロプロセッサ、プログラム可能なゲートアレイおよびOC 48カード上のDSPおよびマイクロプロセッサのシステム・インターフェース回路に接続するためにDSPによって、デジタル論理レベルに変換されるアナログ信号入力または出力デジタル信号プロセッサ。別個の位相ロックループ、パワーフィルタ、およびローカル基準電圧源もまた集積化される。

その中でも、マイクロプロセッサはマルチパワーデバイスであり、主電源は2 Vであり、3.3 VのI／O信号電力はボード上の他のデジタルデバイスによって共有される。スタンドアローンデジタル時計源は、OC 48 i / O、マイクロプロセッサとシステムI / Oのために時計を提供します。

異なる機能回路ブロックのレイアウトおよび配線要件を確認した後、図3に示すように、12層のボードを使用することを事前に推奨する。マイクロストリップとストリップライン層の配置は，隣接する層の結合を安全に低減し，インピーダンス制御を改善することができる。層1と層2との間の接地は、層1内のマイクロプロセッサおよびDSPデバイスから、敏感なアナログ基準源、CPUコア、およびPLLフィルタ電源の配線を分離する。3.3 Vの電力層を共有するためのOC 48カード上で行うように、電源と接続層は常にペアに現れます。これにより、電源と接地との間のインピーダンスが低減され、それにより電力信号のノイズが低減される。

ディジタル・クロック・ラインおよびパワー・レイヤーの近くの高周波アナログ信号線を避けるために、電源信号のノイズは、敏感なアナログ信号に連結される。

デジタル信号配線の必要条件を満たすために、特にハイブリッド信号装置の入力端及び出力端において、アナログ接地層における電源及びスプリット開口の使用について慎重に考慮すべきである。隣接する信号層の開口部を通って進行することによって、不連続インピーダンスおよび伝送線路ループが悪いことがある。これらのすべての原因信号品質、タイミングとEMI問題。

いくつかの接地層を追加するか、または1つのデバイスの下のローカルパワーまたは接地層のためにいくつかの周辺層を使用することで、開口部を除去し、これらの問題を回避することができる。複数の接地層は、OC 48インターフェイスカードで使用されます。対称的に積み重ねられたオープニングおよび配線レイヤーを保つことは、ジャムを避けて、製造プロセスを単純化する。1カ所の銅クラッドシートは高電流に耐えることができるので、3.3 Vの電源層とそれに対応する接地層には1オンスの銅クラッドシートを使用し、他の層には0.5オンスの銅クラッドシートを使用することができ、過渡的な高電流またはピーク期間中の電圧変動を低減することができる。

地上階から複雑なシステムを設計している場合は、配線層と接地分離層をサポートするために0.093インチと厚さ0.100インチのカードを使用する必要があります。また、スルーホールパッドと孔の配線特性寸法に応じて、カード厚を調整して、製造したカード厚に対する口径の比率が製造者が提供するメタライズ穴の幅高さ比を超えないようにしなければならない。

配線層の最小数で低コスト、高収率の製品を設計する場合は、慎重にレイアウトまたは配線前に混合信号PCB回路基板上のすべての特殊電源の配線の詳細を検討してください。ターゲットメーカーは、レイアウトと配線を開始する前に、最初の層状計画を確認してください。基本的には、完成品の厚さ、層の数、銅の重量、インピーダンス（許容度）、スルーホールパッドとホールの最小サイズに基づいており、製造者は、積層のための書面による推薦を行うべきである。

制御インピーダンスストリップラインおよびマイクロストリップラインのすべての構成が含まれることを推奨する. あなたのインピーダンスの予測を PCB回路基板製造業者. 次いで、これらのインピーダンス予測を使用して、CAD配線規則の開発に使用されるシミュレーションツールの信号配線特性を検証することができる.