PCBニュース - 高速DSPシステムのPCBボードの信頼性

信頼性設計解析 PCBボード in High Speed DSP System
With the rapid development of microelectronics technology, 新しいデバイスの応用は、現代のEDA設計における大きな回路レイアウト密度をもたらした, 信号周波数も非常に高いです. 高速デバイスを使用する, high-speed DSP (digital signal processing) system designs will increase The more it is to deal with signal problems in high-speed DSP application systems, 重要なデザイン問題になる. このデザインで, その特徴は、システムデータレート, クロックレート, そして、回路密度は、常に増加しています, と プリント基板設計 パフォーマンスは、低速のデザインとは全く異なる行動特性, それで, シグナル完全性問題, 加重干渉問題, 電磁両立性問題, etc. 現れる.

これらの問題は、信号歪みを引き起こすか、直接引き起こすことがありえます, タイミングエラー, 不正確なデータ, アドレスと制御線, システムエラー, システムクラッシュも. それらを解決することの失敗はシステム性能に重大な影響を与え、計り知れない損失をもたらす. これらの問題を解決する方法は主に回路設計に依存する. したがって, プリント基板の設計品質は非常に重要である, そして、最適設計概念を現実に変える唯一の方法です. 以下に、信頼性設計に注目すべきいくつかの課題について述べる PCBボード 高速DSPシステム.

パワーデザイン

最初に考えるべきことは PCB基板設計 高速DSPシステムの電源設計. 電源設計, 通常、信号完全性問題を解決するために、以下の方法が使用される.

力と地のデカップリングを考える

DSP動作周波数の増加に伴い、DSPおよび他のIC構成要素は、小型化され、密にパッケージ化される傾向がある。通常、回路設計において多層基板が考えられる。電力および接地の両方は専用層を使用することが推奨され、複数の電源に対しては、例えば、DSP I／O電源電圧はコア電源電圧とは異なり、2つの異なる電源層を使用することができる。多層基板の処理コストを考慮すれば、専用の層をより多くの配線または比較的に重要な電源に使用することができる。電源は信号線と同じようにルーティングできますが、ラインの幅は十分でなければなりません。

回路基板が専用接地層及び電力層を有するか否かに関係なく、特定の合理的に分布するキャパシタンスを電源と接地との間に追加しなければならない。スペースを節約し、スルーホールの数を減らすために、より多くのチップコンデンサを使用することをお勧めします。チップコンデンサは、PCBボード、すなわち半田付け面の背面に配置することができる。チップコンデンサはスルーホールに接続されており、スルーホールを介して電源及びグランドに接続されている。

配電を考慮した配線規則

別のアナログとデジタルのパワープレーン

高速かつ高精度のアナログ成分はディジタル信号に敏感である。例えば、増幅器は、スイッチング信号を増幅してパルス信号に接近させるので、基板のアナログ及びデジタル部分は、一般に分離される必要がある。

感度信号を分離する

いくつかの高感度信号（高周波クロックのような）は、特にノイズ干渉に敏感であり、それらのために高レベルのアイソレーション対策を取らなければならない。高周波クロック（20 MHz以上のクロック、または5 ns未満のフリップ時間を有するクロック）は、接地線のエスコートを必要とし、クロック線幅は少なくとも10ミルであり、エスコートの接地線幅は少なくとも20ミルでなければならない。穴は地面との良好な接触であり、5 cmごとに地面に接続するために打ち抜かれる；クロック発信側には、直列に直列に直列に接続された22個の対角の1対1〜220個のダンピング抵抗が必要である。これらのラインによる信号ノイズによる干渉を回避することができる。