PCBニュース - ビアの寄生容量とインダクタンス

ビアの寄生容量とインダクタンス

ビア自体には寄生浮遊容量がある。ビアの接地層上の半田マスクの直径がD 2で、ビアパッドの直径がD 1で、PCB板の厚さがTで、板基板の誘電率がIslaµであることが知られている場合、ビアの寄生容量は次のように近似される：

C=1.41島TD 1/（D 2-D 1）

ビアの寄生容量が回路に与える主な影響は、信号の立ち上がり時間を長くし、回路の速度を下げることである。例えば、厚さ50 MilのPCBでは、ビアパッドの直径が20 Mil（ビアの直径は10 Mil）で、ソルダーレジスト膜の直径が40 Milであれば、上記の式によりビアを近似することができます。寄生容量は、ほぼ：

C=1.41x4.4x0.050x0.020/（0.040-0.020）=0.31pF

この部分の容量による立ち上がり時間の変化量は、ほぼ：

T10-90=2.2C（Z0/2）=2.2x0.31x（50/2）=17.05ps

これらの値から、単一ビアの寄生容量による立ち上がり遅延の影響は明らかではないが、トレースにビアを複数回使用して層間を切り替えると、複数のビアが使用されることがわかる。、設計はよく考えなければならない。実際の設計では、ビアと銅領域（逆パッド）との距離を増やしたり、パッドの直径を小さくしたりすることで寄生容量を小さくすることができます。

ビアには寄生容量と寄生インダクタンスが存在する。高速デジタル回路の設計では、ビアの寄生インダクタンスによる危害は寄生容量の影響よりも大きいことが多い。その寄生直列インダクタンスはバイパスコンデンサの寄与を弱め、電力系統全体のフィルタリング効果を弱める。次の経験式を使用して、ビアの寄生インダクタンスを簡単に計算することができます。

L=5.08h[ln（4h/d）+1]

ここで、Lはビアのインダクタンスを表し、hはビア長を表し、dは中心孔の直径を表す。数式から分かるように、ビアの直径はインダクタンスに与える影響が小さく、ビアの長さがインダクタンスに与える影響が最も大きい。上記の例を使用しても、ビアのインダクタンスは、

L=5.08x0.050[ln（4x0.050/0.010）+1]=1.015nH

信号の立ち上がり時間が1 nsであれば、等価インピーダンスはXL=λL/T 10-90=3.19となる。高周波電流が通過すると、このインピーダンスは無視できなくなります。特に注意しなければならないのは、電源平面と接地平面を接続する際に、バイパスコンデンサは2つのビアを通過する必要があり、そうするとビアの寄生インダクタンスは指数関数的に増加します。

2.穴の使用方法

以上の過孔寄生特性の分析を通じて、高速PCB設計において、簡単に見える過孔はPCB回路設計に大きなマイナス影響を与えることが多いことが分かった。オーバーホールの寄生効果による悪影響を低減するために、設計において以下の操作を行うことができる：

1.コストと信号品質を考慮して、サイズによって合理的なサイズを選択する。必要に応じて、異なるサイズのビアを使用することが考えられます。例えば、電源または接地ビアについては、インピーダンスを低減するために大きなサイズを使用することが考えられ、信号トレースについては、小さなビアを使用することができる。もちろん、ビアサイズが小さくなるにつれて、その分のコストも増加します。

2.上記で議論した2つの公式は、より薄いPCBを使用することは、ビアの2つの寄生パラメータを減らすのに有利であると結論することができる。

3.PCBボード上の信号トレースの階数をできるだけ変更しない、つまり、不要なビアを使用しないようにします。

4.電源と接地のピンは近くに穴を開け、穴とピンの間のリードはできるだけ短くしてください。等価インダクタンスを低減するために、複数のビアを並列にドリルすることを考慮します。

5.信号変更層の貫通孔の近くに接地された貫通孔を配置し、信号に最も近い戻り経路を提供する。PCBに冗長な接地ビアを配置することもできます。

6.高密度高速PCBボードには、微小ビアを使用することが考えられる。