精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
最も信頼性の高いPCB&PCBAカスタムサービスファクトリー。
PCBブログ
PCBボードの寄生容量と寄生インダクタンス
PCBブログ
PCBボードの寄生容量と寄生インダクタンス

PCBボードの寄生容量と寄生インダクタンス

2022-08-09
View:121
Author:pcb

1 .経由

ビアは多層の重要な構成要素の一つである PCBボード, そして、掘削のコストは、通常のコストの30 %から40 %を占めている PCBボード 生産. 簡単に言えば, PCB上のあらゆる穴をビアと呼ぶことができる. 機能の観点から, ビアは、2つのカテゴリーに分けられることができます:1つは、層の間の電気接続のために使われます;もう一つは、デバイスの固定または位置決めに使用されます. 過程で, これらのビアは一般に3つのカテゴリーに分けられる, ブラインドビアス, 埋没ビア, バイアスルー. ブラインドホールは、プリント回路基板の上面及び底面に位置する, ある深さで, 表面回路と下の内部回路の接続のために, and the depth of the hole usually does not exceed a certain ratio (diameter). 埋込みビアは、プリント回路基板の内側層に位置する接続孔を参照する, これは回路基板の表面には及ばない. 上記2つのタイプのホールは、回路基板の内部層に位置し、積層前のスルーホール形成プロセスによって完成する. ビアホールの形成中, いくつかの内部層が重なってもよい. 番目のタイプはスルーホールと呼ばれます, これは、回路基板全体を貫通し、内部配線用または部品用実装場所孔として使用することができる. スルーホールは、プロセスで実現しやすく、コストが低いので, プリント回路基板のほとんどは、他の2種類のスルーホールの代わりに使用する. 以下のビアホールは、別途指定されない限り、スルーホールとみなされる. 設計視点から, ビアは主に2つの部分から成る, 一つは中穴, と他の穴の周りのパッド領域です, 下記の図に示すように. これらの2つの部品のサイズは、ビアのサイズを決定する. 明らかに, 高速・高密度設計 PCBボードs, デザイナーは常にビアホールを小さくすることを望んでいる, より良い, より多くの配線スペースがボードに残ることができるように. 加えて, ビアホールは小さい, それ自身の寄生容量がより小さいほど、それはより小さい, より高速な回路に適している. しかし, ホールサイズの縮小もコストの増加をもたらす, そして、ビアのサイズは無期限に減少できない. それは穴加工や電気めっきなどのプロセス技術によって制限される, ドリルにかかる時間. 長く, 簡単に中央位置から逸脱することです穴の深さが穴の直径の6倍を超えるとき, 穴壁は銅で均一にめっきされることが保証されない. 例えば, 通常の6層の厚さ PCBボード (through hole depth) is about 50Mil, それで、穴によって提供される穴の直径 PCBボード メーカーは非常に小さくて.


VIAの寄生容量

孔自体は接地に寄生容量を有する。グランド層上のビアのアイソレーションホールの直径がD 2であることが知られている場合、ビアパッドの直径はD 1であり、PCB基板の厚さはTであり、基板基板の比誘電率は約0.9 cmである。そして、ビアホールの寄生容量は、C=1.41μTd 1/(D 2−D 1)と同様である。例えば、厚さ50μmのPCB基板の場合、内径10 mil、パッド径20ミルのビアホールを使用し、パッドとグランド銅領域との距離を32 milとすれば、上記式でビアホールを近似できる。寄生容量は概ねC=1.41×4.4×0.050×0.020/(0.032−0.020)=0.517 pFであるが、この部分の立ち上がり時間の変化はT 10−90=2.2 C(Z 0/2)=2.2×0.517 X(55/2)=31.28 psである。これらの値から、1つのビアの寄生キャパシタンスに起因する減速上昇の影響は非常に明白ではないが、設計者は、トレースが複数回の層間のスイッチングに使用される場合、慎重に考慮すべきである。


VIAの寄生インダクタンス

同様に、寄生インダクタンスはビアの寄生容量と共に存在する。高速デジタル回路の設計では、寄生容量の影響よりもビアの寄生インダクタンスによる害が多い。その寄生直列インダクタンスはバイパスコンデンサの貢献を弱めて、全体の電力システムのフィルタリング効果を減らします。ビアの直径はインダクタンスにほとんど影響しないが、ビアの長さはインダクタンスに大きな効果を有する。なお、上記の例を用いて、ビアのインダクタンスをL=5.08 x 0.050〔Ln(4×0.050/0.010)1〕=1.015 nHと算出することができる。信号の立ち上がり時間が1 nsであれば、等価インピーダンスはXL=1/3=90=19×90=0.19μsecである。このようなインピーダンスは、高周波電流が通過すると無視されることはない。バイパスコンデンサは、電源層と接地層とを接続する際に、ビアの寄生インダクタンスを乗じるように2つのビアを通過する必要があることに特に留意すべきである。


高速PCBボードの設計

ビアの寄生特性の解析により,高速pcbボードの設計において,一見単純なビアは回路設計に大きな負の効果をもたらすことが多い。VIAの寄生効果による悪影響を低減するためには、デザインにおいてできるだけ多くのことを試みることができます。

1)コストと信号品質の両方を考慮し,合理的なサイズのサイズで選択する。例えば、6~10層のメモリモジュールPCBボード設計のために、10/20ミル(ドリル/パッド)ビアを使用する方がよい。いくつかの高密度小型ボードの場合は、8 / 18ミルを使用しようとすることができます。バイア現在の技術条件下では、より小さなバイアを使用することは困難である。電源または接地のために、インピーダンスを減らすためにより大きなサイズを使用することを考慮する。

2)上述の2つの式から、より薄いPCBボードを用いることは、ビアの2つの寄生パラメータを低減するのに有益であると結論付けられる。

3 ) PCB上の信号トレースの層を変更しないようにしてください。

4)電源及びグランドのピンをできるだけ近くにドリル加工する。ビアとピンの間のリード線は、インダクタンスを増加させるので、より短い。同時に、電源および接地のリード線は、インピーダンスを減らすためにできるだけ厚くなければならない。

5) Place some grounded ヴィアス near the vias where the signal changes layers to provide a close return path for the signal. いくつかの余分な地面のビアを配置することも可能です PCBボード 多数で. もちろん, flexibility is also required in the デザイン. 先に論じたビアモデルは、各層がパッドを有する場合である, 時々, 我々はいくつかの層のパッドを減らすか、あるいは取り除くことができる. 特にビアの非常に高い密度の場合, 銅層上の回路遮断器の形成につながり得る. この問題を解決する, の位置を移動するに加えて, また、配置することもできます PCBボード 銅層のビア. パッドサイズを小さくする.