精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
「ateロードボード」は、数年前に半導体業界が自動試験装置（ate）PCBに使用していた用語である。しかし、近年、半導体業界では「デバイスインタフェースボード（DIB）」または「プロセッサインタフェースボード（HIB）」と呼ばれている。チップメーカーはテストボードを注文する際、ブランドにかかわらず、新たに生産された高度に先進的な製品の迅速な回転と高品質評価を行う必要があります。これは、前世代のテストボードの要件を超えています。これはチップの製造速度が数年前よりずっと速いからだ。チップメーカーは、より速いスピードで生産されているため、できるだけ早く製品をテストすることに熱中しています。製造期間は過去2 ~ 3ヶ月でしたが、現在は6 ~ 8週間近くです。チップメーカーは、数百万ドル相当のチップを遊休させたくないため、新しいチップをできるだけ早くateロードボードを使用してテストするよう求めています。
Mateロードプレート
ATE PCBベンダーは、これらのテストボードを納品するのに2～3ヶ月かかります。しかし、彼らは現在、チップメーカーが必要とするATE PCBを完成するために6〜8週間の時間を持っている。ATE PCBベンダーは、他のサービスを含めることで見積もりを上げることができます。例えば、Naprotekなどの電子製造サービス（EMS）プロバイダがATMテストボードのほか、ウェハのテストと検査、加工、切断、半導体パッケージを提供する場合、チップメーカーは奨励金を受け取る。高品質なATE PCBを提供するためには、設計知識とインテリジェントな設計方法が必要です。これには、これらの大型PCBボードの設計に関連するレイアウトと配線の詳細な接触と正確な理解、およびグリッドアレイ（BGA）パッケージの削減、BGAボール間のピッチの大幅な削減に関連するすべての微細な違いの理解、およびこれらの大型回路基板の設計に関連するレイアウトと配線の詳細なタッチと正確な理解。
品質と正確性
綿密に設計され、正確なATE PCBは、さまざまな設計方法、ポリシー、プログラムの結果である。例えば、バイパスコンデンサの配置と電圧制限の存在を確保しなければならない。デザイナーが現在30 ~ 50階の板材を建設しているため、他の板材は標準的な多層板を接続する範囲をはるかに超えている。高品質のATEテストボードは、特別な設計プロセスによって作成され、厳しい製造基準を遵守しています。そうしないと、テストボードの結果の精度が影響を受けます。例えば、高い故障率を持つ1つは正確ではない可能性があります。そうすると、いいチップとたくさんのお金を捨てます。そのため、これが品質が発揮される場所です。以下は、経験豊富なATE PCBデザイナーが品質と正確性を確保するために取った最初のステップです。まず、現在のATE PCBにおけるBGAの負荷量が大きいことを評価しなければなりません。このような装置のパッケージサイズが縮小するにつれて、このパッケージ技術は活力に満ちている。BGAが縮小しているだけでなく、BGAボール間のピンピッチも縮小している。5年前、BGAの間隔は1.0または0.8 mm（mm）だった。今日では、0.25～0.3 mmの間にあります。ピン間隔の顕著な減少は、PCBレイアウト中の挑戦的な設計制約に変換される。したがって、より緊密な間隔とより小さなBGAは、経験的なate pcb設計のために考慮しなければならない側面である。配線幅を狭くすることも考えられる。2、3年前、配線幅は7 ~ 8ミルだった。現在では、3 ~ 4ミルに縮小されています。
これらの技術の進歩に鑑みて、ATE PCB設計者は適切なレイアウトと配線を決定するのに十分な経験をしなければならない。例えば、設計者は間隔が0.3 mmのBGAを使用しており、非常に広い配線を引き出すことはできません。逆に、3～4ミルのルーティングを使用する必要があります。従来の技術では、BGAから配線を引き出すと、異なる幅で引き出していた。配線が出てくると、設計者は幅を増やします。しかし、今日生産された2500万または300万個の痕跡のBGAを例にしてみよう。設計者はトレースを7または8ミルに大幅に増やすことはできない。その結果、顕著な信号損失、または変化幅に基づく速度またはインピーダンスの変化になるだろう。そのため、賢いデザイナーは、配線と差分ペア幅または高速配線を選択する際にこの点を考慮する必要があります。差分ペアには特定のスタックが必要です。これらの差分ペアは、チップメーカーの要求に基づいて設計されています。ATE板を製造する場合、製造現場では差分対の正確なインピーダンス整合を確保する必要があり、これらの差分対の公差は5%である。例えば、差分ペアが100オーム（アイランド）インピーダンスにマッチする場合、設計者は5%の公差を許可し、これは公差が95と105アイランドの間にあることを意味する。差分ペアがate pcb設計に基づいてメーカーに提供されたインピーダンスに正確に一致していなければ、チップテスト結果は要求された精度に達することができない。
