PCB技術 - 高速で高密度のPCB設計は新しい挑戦に直面する

電子製品の複雑さと性能の増加, プリント基板の密度とそれらの関連デバイスの周波数は、常に増加している, 技術者が高速かつ高密度の設計に直面する様々な挑戦 PCB sも増加している. In addition to the well-known signal integrity (SI) issues, 次のホットスポット PCB technology should be power integrity (PI), EMC/恵美, 熱分析.

競争の増加に伴い、メーカーは製品の起動時間に圧力をかけている。先進的なEDAツールと高品質と効率でデザインを完了するために最適化された方法とプロセスを使う方法は、設計技師が直面しなければならないシステムメーカーと問題になりました。

ホットスポット：信号完全性からパワー完全性へのシフト

高速設計になると, 人々が考える最初のものは、信号完全性問題です. 信号完全性は主に信号線の信号伝送の品質を指す. 回路内の信号が必要なタイミングで受信チップピンに達することができるとき, 持続時間と電圧振幅, 回路は良好な信号完全性を有する. 信号が正常に応答できない場合や信号品質がシステムを安定して長時間動作させることができない場合, 信号完全性問題がある. 信号の完全性は主に遅延のようないくつかの側面で現れる, 反射, クロストーク, タイミング, 発振. システムが50 MHzで働くとき、一般に信じられています, シグナル完全性問題は起こります, そして、システムと装置周波数が上昇し続けて, 信号完全性問題はより顕著になる. コンポーネントのパラメータと PCBボード, コンポーネントのレイアウト PCBボード, そして、高速信号の配線は、信号完全性問題を引き起こすことがありえます, システムの不安定な動作をもたらす, あるいは、通常の動作の失敗でも.

数十年の信号完全性技術の開発の後、その理論と分析方法はより成熟しました。信号完全性問題に関して，信号完全性はだれかの問題ではない。これは、デザインチェーンのすべてのリンクが含まれます。システム設計エンジニア、ハードウェアエンジニア、PCBエンジニアはそれを考慮しなければならないが、製造中は無視することはできない。信号完全性問題を解決するためには，高度なシミュレーションツールに頼らなければならない。

信号完全性に対しては，パワーインテグリティは比較的新しい技術であり，高速かつ高密度のpcb設計における最大の課題の一つであると考えられる。電力の完全性は、高速システムでは、PDS電力供給システムは異なる周波数で異なるインピーダンス特性を有し、PCB上のパワー層と接地層との間の電圧は、回路基板上のどこでも同じではないことを意味する。その結果、電源は不連続であり、電源ノイズが発生し、チップは正常に動作することができない同時に、高周波放射のために、電力完全性問題はまた、EMC / 恵美問題をもたらすでしょう。パワーインテグリティ問題がうまく解決できない場合は、システムの正常な動作に深刻な影響を与える。

一般に、電力完全性問題は、2つのアプローチによって解決される。すなわち、回路基板のスタック設計およびレイアウトを最適化し、デカップリングコンデンサを追加することである。システム周波数が300〜400 MHzより小さいとき、デカップリングコンデンサは、周波数、フィルタリングおよびインピーダンス制御を抑制する役割を果たすことができる。適切なデカップリングコンデンサを適切な位置に配置することにより、システムの電力の完全性の問題を軽減することができる。しかし、システム周波数が高い場合、デカップリングコンデンサの効果は小さい。この場合、回路基板の層間隔設計やレイアウトを最適化することによってのみ、電力およびグランドノイズ（例えば、送電システムの反射問題を低減するための適切なマッチング）を低減する他の方法を最適化することによって、電力の完全性問題を解決することができ、同時にEMC／EMIを抑制することができる。

信号の完全性とパワー完全性の関係については、信号のインテグリティは時間領域での概念であり、理解が容易であるが、パワーインテグリティは、周波数領域では信号の完全性よりも困難であるが、いくつかの点では信号の整合性と類似性がある。電源の完全性は、技術者のためのより高い技術を必要とし、高速設計のための新たな課題である。これは、ボードレベルだけでなく、チップとパッケージレベルが含まれます。高速度の回路基板設計技術者は、信号の整合性を解決することに基づいて電力の整合性を行うことをお勧めします。"

シミュレーションを通してあなたのデザインを

シミュレーションはすべての局面を考慮に入れる仮想プロトタイプのテストです。デザインがますます複雑になるにつれて、エンジニアはあらゆるスキームを実装することは不可能です。この時点で、彼らは判断を行うために実験の代わりに高度なシミュレーションを使用することができます。

今日のシステム設計では、高速・高密度回路基板の課題に加えて、急速な製品起動の圧力がシミュレーションをシステム設計の不可欠な手段としている。デザイナーは、設計段階で問題を見つけるために高度なシミュレーションツールを使用して、高効率と高品質のシステム設計を完了することを望んでいる。

伝統的に 回路基板設計, エンジニアはめったにシミュレーションに頼らない. より頻繁に, it uses reference デザインs and デザイン guidelines (ie white papers) provided by upstream chip manufacturers to デザイン in combination with the actual experience of エンジニアs, そして、デザインによって生成されたプロトタイプをテストしてテストして、問題を見つけて、デザインを修正します. これは何度も繰り返します, 問題が根本的に解決するまで. たとえシミュレーションツールが時折設計されても, それは部分的な回路に限られるだけです. 回路を変更することは時間の遅れを意味する. この遅れは急速な製品発射の圧力の下では受け入れられない. 特に大規模システム, 小さな変更は、全体の設計を覆す必要があります. 製造業者にもたらす損失は計り知れない.

製品品質は保証が難しい, 開発サイクルは制御できない, 技術者の経験に対する過信... these factors make it difficult for the above デザイン methods to cope with the challenges brought by the increasingly complex high-speed and 高密度PCB設計, したがって、高度なシミュレーションを使用する必要があります. 解決するためのツール. 上流のチップメーカーによって与えられる設計スキームは、彼ら自身のプロトタイプに基づきます, そして、システムメーカーの製品は、上流のメーカーのそれらと全く同じことができません同時に, つのチップの設計要件は他のチップと矛盾するかもしれない. 設計計画を決定するためにはシミュレーションしなければならない.".

ある意味では、シミュレーションはソフトウェアが仮想プロトタイプの機能評価を完了できるようにすることです。これは、より“ソフト”とより経済的なソリューションです。

しかし，高速・高密度回路基板のシミュレーションは従来のシミュレーションとは異なる。メンターグラフィックス技術者Yulifuは言いました：シミュレーションのツールを使用して、あなたはWiiを判断することができますchスキームは実際の需要に近づき，性能要求を満たすことに基づいて，低コストの判事。

計画とシステムコストのバランスを見つける。Yulifuは：“シミュレーションツールを使用して、システムの改善の方向が正しいかどうかを判断することができます設計のための方向を指摘し、最初のボードの成功率を高めると、製品を早く市場に行くことができます。しかし、どのように近いシミュレーション結果は、テスト結果には、実際のテストシステムに置き換えることはできません。”

テストは、すべての実際の環境要因を含むシステムパフォーマンスの真の判断です。しかし、シミュレーションは仮想プロトタイプの「テスト」です。それは特定の特定の条件を目指しています。すべての本当の条件を考慮に入れることができるツールはありません。シミュレーションしかし、技術の開発とツールの継続的な改善に伴い、シミュレーション結果と実際のテスト結果の近似が高くなり、設計のための指導的意義も増加しているが、同時に、より高い要件が技術者に置かれている。シミュレーション結果の判断と改善方法はすべて技術者の技術レベルと理論的基礎に依存する。

現在，高速pcbシミュレーションでは，emc／emiは最も満足のいく効果である。これは高速システムでは，ビア効果の影響により，実環境を効果的にシミュレーションするために，システムの3次元モデリングが必要である。しかし，pcbなどの複雑で複雑なシステムでは，3次元でモデル化することは非常に困難である。yulifuによると，現在では，国際標準規格に従い，pcb上のレイアウト・配線規則にemc／emi問題を変換するエキスパート検査法が主に採用されている。

加えて、三次元分析に関して、AnsoftとApsimのような会社は専門のツールと方法を提供することができます、そして、これらのツールはケイデンスとメンターグラフィックスシステムツールとともに使われることができます。

効率の選択：自動ルーティングと並列設計

回路設計は、回路を「トレース」するだけでなく、他の多くの要件も有する。概略設計ツールは、これらの要件を次のステップに、自動ルーティング、機能シミュレーションなどをサポートすることができます。

より効率的なデザインパスを見つけるためには、製品の起動の時間圧を解決し、迅速に市場に製品をもたらす、自動配線とコンカレントデザイン技術になってきた。

「自動配線技術を有効に活用できるなら、描画時間を短縮し、PCBの設計効率を2倍以上にすることができます。」ただし、自動ルーティングを実現する場合は、システム設計エンジニアとハードウェア設計エンジニアを統合するために、電化ルールマネージャを使用する必要があります。回路の設計要件は、PCBエンジニアに渡される。

初期のより単純なシステムのために, the usual practice is for ハードウェアエンジニア to write down the design requirements one by one and tell the PCB設計 engineer how to do it. 複雑系用, 数千の接続と無数の要件に直面, ハードウェアエンジニアは1つずつこれらの規則を記録することができません, and PCB 設計エンジニアはそれらを一つずつチェックし、実装することができない. この時に, 様々な設計要件を管理するために電化支配者が必要である. ハードウェアエンジニア PCB デザインエンジニアは、同じ規則マネージャに基づいて一緒に働くことができます.

自動配線技術については、「企業が技術を習得しておらず、信号の保全性の問題がうまく解決できない場合は、自動配線を使用しないことをお勧めします。良いルールを定義できない場合は、正しく自動配線をすることができません。」どのようにツールを開発しても、コンピュータは人間の脳の行動を完全に置き換えることができないので、100 %の自動配線をすることは不可能です。ここで述べた自動ルーティングは実際に一種の対話型自動ルーティングであり、これは人間の参加を必要とします。自動ルーティングの前にいくつかのルールを手動で決定する必要があります自動ルーティングが完了した後に、それはエンジニアによって確認されて、修正される必要があります。

伝統的で、比較的低速のシステム設計のために、多くのエンジニアは、そのような経験を持っているかもしれません。しかし、この方法は高速設計の分野ではもはや適していない。例えば、伝統的なネットリストを読む方法は、PCB設計への回路図にいくつかの電気的性質と要件をもたらすことができないので、高速設計には適していない

自動配線に加えて，並列設計も大規模システムの設計効率を改善する効果的な方法である。コンカレント設計は協調設計であり，回路基板はいくつかの部分に分割され，同時に数人が設計される。Yulifによると、現在のメンターグラフィックスツールは、並列設計で使用できます。つのマシンでデザインを保存すると、他のマシンはすぐにそれを見ることができ、両側の行を自動的に接続することができます。異なるデザイン間の統合のタスクを軽減できます。Yulifは言いました：「今年の終わりまでに、メンターグラフィックスの完全なダイナミックな並列ツールToolmeMipsは市場に利用できます。その時、エンジニアはネットワークでCSを再生するように、完全にリアルタイムの並列設計を行うことができます。」コンカレント設計のためには，良い設計ツールを必要とするだけでなく，良い設計方法も必要である。コンカレントデザインはあまりにも細かく分割されるべきではない。2人か3人はより合理的です、そうでなければ、考えはあまりに散らばっています。

向こうに PCB高速問題に対するシステムレベルの考察

システムが数百メガバイトから数十ギガバイトまで発展するとき、チップ設計、パッケージング設計、およびシステム設計は、もはや別々に考慮されることができない。ハイエンド製品では，チップ設計時にパッケージ設計とシステム設計を考慮すべきである。

ソフトウェア自体の問題を取り除いた後、プロセスを合理化して、プロセスからエンジニアのエラーを減らして、エンジニアに設計により多くのエネルギーを捧げるのを可能にしてください、それで、製品ができるだけ早く市場に入って、EDAメーカーが考慮している内容になったように。

一般に, システム上の接続線は/O of the chip (Silicon), パッケージのバンプおよび基板を通過する, パッケージのピンに達する, それから、 PCB ピンに, 基板, 別のパッケージのバンプとピン. チップI/O. チップ, 包装, そして、回路基板は、3つの異なる領域です. 以前の技術者は設計時にそれらを総合的に考慮しない, 他のエンジニアの考えも知らなかった. しかし, 設計周波数が増加するにつれて, チップ面積が減少する, 設計サイクル短縮, 製造業者はパッケージデザインを考慮しなければならない PCB設計 when designing chips, つの効果的に組み合わせることができるように. 「今度は, 信号完全性または設計サイクルの観点から, 同時にシリコンパッケージ基板の設計を検討すべきである, そしてそれらの関係を調整する. 例えば, 時には困難なタイミングの問題の多くは、パッケージで簡単に解決することができます."