精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
1.電源バス
ICの電源ピン付近に適切な容量のコンデンサを適切に配置することで、IC出力電圧ホッピングの変更を速くすることができる。しかし、問題はこれで終わらなかった。コンデンサの周波数応答は限られているため、コンデンサは全周波数帯域でIC出力をきれいに駆動するために必要な高調波電力を発生することができない。さらに、電源バス上に形成される過渡電圧は、主なコモンモードEMI干渉源であるデカップリング経路のインダクタンス上に電圧降下を形成する。私たちはどのようにこれらの問題を解決すべきですか。
回路基板の工場基板上のICについては、IC周辺の電源層は、離散コンデンサから漏れたエネルギーの一部を収集し、クリーン出力に高周波エネルギーを提供する優れた高周波コンデンサと見なすことができます。また、良好な電力層のインダクタンスは小さいはずであるため、インダクタンスによって合成された過渡信号も小さくなり、コモンモードEMIが低下する。
もちろん、電源層とIC電源ピンとの接続はできるだけ短くしなければなりません。デジタル信号の立ち上がりはますます速くなっているので、IC電源ピンがあるパッドに直接接続することが望ましいからです。これは単独で議論する必要がある。
コモンモードEMIを制御するためには、電力平面は、デカップリングを容易にし、十分に低いインダクタンスを有する必要がある。この動力平面は一対の入念に設計された動力平面でなければならない。どれだけいいのかと聞かれるかもしれません。この問題の答えは、電源の階層、階層間の材料、動作周波数（すなわちIC立ち上がり時間の関数）に依存します。一般に、電力層の間隔は6 milであり、中間層はFR 4材料であり、電力層の1平方インチ当たりの等価容量は約75 pFである。明らかに、層間隔が小さいほど、容量が大きくなる。
立ち上がり時間が100〜300 psのデバイスは多くないが、現在のIC開発速度によると、立ち上がり時間が100〜300 psの範囲のデバイスが高い割合を占めることになる。立上り時間が100〜300 psの回路では、3 mil層間隔はほとんどの用途には適用されなくなります。当時、層間隔が1ミル未満の積層技術を用い、FR 4誘電材料の代わりに高い誘電率を有する材料を用いる必要があった。現在、セラミックスとセラミックスプラスチックは100 ~ 300 psの立ち上がり時間回路の設計要件を満たすことができる。
将来的には新しい材料や新しい方法が使用される可能性がありますが、今日一般的に見られる1 ~ 3 ns立ち上がり時間回路、3 ~ 6 mil層ピッチ、FR 4誘電体材料では、通常、ハイエンド高調波を処理し、過渡信号を十分に低くするのに十分であり、つまり、コモンモードEMIを低くすることができます。本明細書で示したPCB積層設計例は、3〜6ミルの層間隔を想定する。
2.電磁シールド
信号トレースの観点から見ると、1つの良い階層化戦略は、すべての信号トレースを1つまたは複数の層に配置し、これらの層は電源層または接地層に隣接しているはずです。電源については、電源層と接地層が隣接しており、電源層と地面層の間の距離ができるだけ小さい階層戦略が必要です。これが私たちが言っている「階層化」戦略です。
3.PCBスタック
EMIの遮断と抑制に役立つスタック戦略とは？次の階層スタック方式は、電源電流が単層上を流れ、単電圧または複数の電圧が同じ層の異なる部分に分布していると仮定しています。複数の電力層の場合については後述する。
4.4積層板
4層板の設計にはいくつかの潜在的な問題がある。まず、従来の厚さ62ミルの4層板は、信号層が外層にあっても、電源層と接地層が内層にあっても、電源層と接地層の間の距離が大きすぎる。
コスト要件が第1位の場合は、次の2つの従来の4層スラブ代替案を考慮することができます。どちらのソリューションもEMI抑制性能を向上させることができますが、板上のコンポーネントの密度が十分に低く、コンポーネントの周囲に十分な面積（必要な電源銅層を配置する）がある用途にのみ適用されます。
1つ目は、優先的なソリューションです。PCB基板の外層はすべて接地層であり、中間の2層は信号/電源層である。信号層上の電源は広線配線を採用し、電源電流の経路インピーダンスを低くすることができ、信号マイクロストリップ経路のインピーダンスも低い。EMI制御の観点から見ると、これは現在最も良い4層PCB構造である。第2の態様では、外層は電源と接地を使用し、中間層は信号を使用する。このソリューションの改良は、従来の4層PCBボードと比較して小さく、層間インピーダンスは従来の4層PCBと同じように劣っています。
トレースインピーダンスを制御するには、上記のスタックスキームは、電源と接地銅島の下にトレースを配置するために非常に注意しなければなりません。さらに、電源または接地層上の銅アイランドは、直流と低周波の接続を確実にするためにできるだけ相互接続されている必要があります。
5.6積層板
4層板上のアセンブリ密度が相対的に高い場合は、6層板が最も良い。しかし、6層基板設計のいくつかの積層スキームは電磁場を遮蔽するのに不足しており、電源バスの過渡信号を低減するのにあまり影響しない。次は2つの例について説明します。
第1の例では、電源と接地はそれぞれ第2層と第5層の上に配置されている。電源の高銅インピーダンスのため、コモンモードEMI放射を制御することは非常に不利である。しかし、信号インピーダンス制御の観点からは、この方法は非常に正しい。
第2の例では、電源と接地はそれぞれ第3層と第4層の上に配置されている。この設計は電源銅インピーダンスの問題を解決した。第1層と第6層の電磁遮蔽性能が劣るため、差動モードEMIが増加する。
2つの外層上の信号線の数が最も少なく、トレース長が短い（信号の最高高調波長の1／20より短い）場合、この設計は差動モードEMI問題を解決することができる。外層上のコンポーネントやトレースのない領域を銅で充填し、銅被覆領域を接地する（1／20波長ごとに間隔を空ける）ことは、差動モードEMIの抑制に特に良い。前述したように、複数の点で銅領域を内部接地面に接続する必要がある。
一般的な高性能6層板設計では、一般的に第1層と第6層を接地層とし、第3層と第4層を電源と接地に使用する。電源層と接地層の間の中間に2つのデュアルマイクロストリップ信号線層があるため、良好なEMI抑制能力がある。この設計の欠点は、ルーティング層が2つしかないことです。前述したように、外部トレースが短く、銅がトレースレス領域に敷設されている場合、従来の6層板を用いて同じスタックを実現することもできる。
もう1つの6層ボードレイアウトは、信号、接地、信号、電源、接地、信号であり、高度な信号完全性設計に必要な環境を実現することができます。信号層は接地層に隣接しており、電力層と接地層はペアになっている。明らかに、欠点はレイヤーのスタックがアンバランスであることです。
これは通常、製造に支障をきたすことがあります。問題を解決する方法は、第3層のすべての空白領域を銅で充填することです。銅を充填した後、第3層の銅密度が電源層または接地層に近い場合、この板は構造バランスのとれた回路基板として厳密には計算できない。銅充填領域は電源または接地に接続する必要があります。接続ビア間の距離は依然として1/20波長であり、随所に接続する必要はないかもしれないが、理想的には接続すべきである。
6.10層PCBボード
多層板間の絶縁分離層は非常に薄いため、回路基板の10層または12層間のインピーダンスは非常に低い。階層化とスタックに問題がない限り、良好な信号完全性が期待できる。厚さ62ミルの12層PCB板を加工、製造することはさらに困難であり、12層板を加工できるメーカーは多くない。
信号層とループ層との間には常に絶縁層があるため、10層基板設計では信号線をルーティングするために中間6層を割り当てるソリューションが最適ではありません。また、信号層をループ層に隣接させることが重要である。すなわち、プレートレイアウトは信号、グラウンド、信号、信号、電源、グラウンド、信、信、グラウンド、信号である。
この設計は信号電流とそのループ電流に良好な経路を提供する。正しい配線戦略は、第1層上にX方向に配線し、第3層上にY方向に配線し、第4層上にX方向に配線することである。直観的には、第1層1と第3層は1対の階層結合であり、第4層と第7層は1組の階層結合であり、第8層と第10層は最後の1対の階層結合である。配線方向を変更する必要がある場合は、レイヤ1の信号線は「ビア」を通ってレイヤ3に到達し、次に方向を変更しなければなりません。実際には、これは必ずしも可能ではないかもしれませんが、設計概念としては、できるだけそれに従う必要があります。
同様に、信号経路の方向が変化すると、8層目と10層目、または4層目から7層目までビアを通過しなければならない。この配線により、信号の順方向経路とループとの間の最も緊密な結合が確保される。例えば、信号が第1層上でルーティングされ、ループが第2層上でルーティングされ、第2層上のみでルーティングされる場合、第1層上の信号は「ビア」を介して第3層上に伝送される。回路はまだ第2層にあり、低インダクタンス、大容量、良好な電磁遮蔽性能の特性を維持する。
実際に配線がそうでない場合はどうしますか。例えば、第1層上の信号線はビアを通って第10層に達し、その後、ループ信号は第9層から接地面を見つけなければならず、ループ電流は最も近い接地ビア（抵抗器やコンデンサなどのコンポーネントの接地ピン）を見つけなければならない。もし近くにたまたまこのような通路があったら、あなたは本当にラッキーです。このような近接貫通孔がなければ、インダクタンスが大きくなり、容量が減少し、EMIが増加することは間違いありません。
信号線が貫通孔を通って現在の一対の配線層から他の配線層に離れなければならない場合は、ループ信号が適切な接地層にスムーズに戻るように、接地貫通孔を貫通孔の近くに置く必要があります。レイヤ4とレイヤ7の階層的な組み合わせの場合、電源層と接地層の間の容量結合が良好であり、信号の伝送が容易であるため、信号ループは電源層または接地層（すなわちレイヤ5またはレイヤ6）から戻ります。
7.複数の電力層の設計
同じ電圧源の2つの電源層が大電流を出力する必要がある場合は、回路基板は2つの電源層と接地層に分けられます。この場合、絶縁層は各電源層と接地層の間に配置される。このようにして、私たちが期待する電流を分圧する2対のインピーダンスが等しい電源母線を得ました。電力層の積層によりインピーダンスが等しくならないと、シャントが不均一になり、過渡電圧が大きくなり、EMIが急激に増加します。
回路基板上に異なる値を有する複数の電源電圧が存在する場合、それに応じて複数の電源層が必要となる。異なる電源に独自のペア電源と接地層を作成することを忘れないでください。上記の2つの場合、回路基板上の電源層と接地層のペアの位置を決定する際には、メーカーのバランス構造に対する要求を覚えておいてください。
8.まとめ
エンジニアが設計した回路基板の多くは厚さ62ミルの伝統的なプリント回路基板であり、ブラインド穴や埋め込み穴がないことを考慮して、回路基板の階層化と積層の議論はこれに限られている。厚みの差が大きい回路基板では、本明細書で推奨する階層化スキームは理想的ではないかもしれない。また、ブラインド穴や埋め込み穴のある回路基板の加工技術が異なり、本文中の積層方法は適用されない。
基板設計において、PCB基板の厚さ、ビアリングプロセス、層数は問題を解決する鍵ではない。優れた階層スタックは、電源バスのバイパスとデカップリング、電源層または接地層上の過渡電圧を確保するためです。信号と電源電磁場を最小限に抑えるための鍵です。理想的には、信号経路層と帰還接地層の間には絶縁絶縁絶縁層があり、対をなす層間隔（または1対以上）はできるだけ小さくなければならない。これらの基本的な概念と原理に基づいて、設計要件を常に満たすことができる回路基板を設計することができます。現在、ICの立ち上がり時間は短く、さらに短くなりますが、本論文で議論する技術はEMI遮蔽問題を解決するために重要です。
