PCB技術 - PCBラミネート設計の注意事項

PCBボードスタック設計で注意すべき問題は何ですか？エンジニアに教えてもらいます。

ラミネート設計では、次の2つの規則に従う必要があります。

1）各配線層には隣接する参照層（電源または地層）が必要である、

2）隣接する主電力層と構造は、より大きな結合容量を提供するために分離されたままであるべきである。

2つ、4つ、6つの板の例を挙げて説明しましょう。

1.シングルブロックPCBとダブルブロックPCBの積層

二重板の場合、EMI放射制御は主に配線とレイアウトの面から考慮される。

単層と二層板の電磁互換性はますます際立っている。この現象の主な原因は信号ループ面積が大きすぎて、強い電磁放射を発生するだけでなく、回路が外部干渉に敏感になることである。向上した電磁互換性

回路において、簡単な方法はキー信号のループ面積を減らすことである、重要な信号とは、主に強い放射線を発生する信号と外部に敏感な信号を指す。

単板と二板は通常、10 KHz以下の低周波シミュレーション設計に用いられる：

1）電源は同じ層に放射状に配線され、線路長との和、

2）電源と接地ケーブルが接続されているとき、互いに接近する、キー信号ケーブルの横にアースケーブルを置きます。接地ケーブルはできるだけ信号ケーブルに近づけるようにしてください。このようにして、より小さなループ面積が形成され、外部干渉に対する差動モード放射の感度が低下する。

3）2層基板であれば、基板の反対側に、下の信号線に近く、信号線に沿って、できるだけ広く接地線を敷設することができる。

2.4枚の板を重ねる

1.SIG-GND（PWRS）-PWRS（GND）-SIG。

2.GND-SIG（PWRS）-SIG（PWM RS）-GND；

上記2つの積層体設計は、従来の1.6 mm（62 mil）板厚にとって潜在的な問題である。層間距離は非常に大きくなり、インピーダンス、層間結合、遮蔽の制御に不利になります。特に、電源層間の距離が大きく、これによりプレート容量が低下し、ノイズフィルタリングに不利になる。

このスキームは通常、ボード上のチップが多い場合に適用されます。このスキームはより良いSI性能を得ることができますが、EMI性能にはあまりよくありません。主に配線やその他の詳細によって制御されています。

第2の態様は、通常、基板上のチップ密度が十分に低く、チップの周囲に十分な面積がある場合に適用される。この方式では、PCBは外層の層と中間の2つの信号/電源層から構成される。EMI制御の観点から見ると、これは既存の4層PCB構造である。

主に、クロストークを回避するために、中間信号と電力混合層との間の距離に注意しなければならない。20 Hルールを反映する適切なコントロールパネル領域。

3.6枚の板を重ねる

高チップ密度と高クロック周波数の設計には、6層板の設計を考慮し、積層方法を推奨する必要があります：

1） SIG-GND-SIG-PWRS-GND-SIG。

信号層は接地層に隣接し、電源層は接地層とペアになっている。各配線層のインピーダンスを良好に制御することができ、両層とも磁力線を良好に吸収することができる。

2） GND-SIG-GND-PWRS SIG-GND；

この方式はデバイス密度がそれほど高くない場合にのみ適用され、この積層体は積層体のすべての利点を持ち、接地層の上層と下層は比較的完全であり、より良い遮蔽層とすることができる。したがって、EMIパフォーマンスはこのソリューションより優れています。

要約：最初の計画と2番目の計画を比較すると、2番目の計画の方がはるかにコストがかかります。そのため、通常はスタック時にソリューションを選択します。