PCB技術 - 小ピッチQFNパッケージPCB設計におけるクロストーク抑制の解析

はじめに

高速・高密度回路設計の動向, QFNパッケージは0で適用されました.5 mmピッチまたはより小さなピッチ. ファンアウト領域におけるクロストークの問題 PCBトレース 伝送速度が増加するにつれて、小型ピッチQFNパッケージデバイスによって導入されてますます顕著になっている. 8 Gbps以上の高速アプリケーション, このような問題を回避し、高速デジタル伝送リンクに対してマージンを設けることに留意すべきである. 本論文では、低ピッチQFNパッケージによって導入されたクロストークを抑制する方法を解析する PCB設計, そして、このタイプのデザインのリファレンスを提供します.

問題分析

イン PCB設計, QFNパッケージ化されたデバイスは、通常、マイクロストリップラインを使用して頂部または底部層から出る. 小ピッチQFNパッケージ用, ファンアウト領域におけるマイクロストリップラインと平行移動線の長さとの間の距離に注意する必要がある.

差動線の線幅／線間隔は8／10、ライン距離は基準層から7ミリ、基板はFR 4である。

シミュレーション結果から、短い平行線の場合でも、差動ポートD 1〜D 2の近端クロストークは、5 GHzで−40 dB、10 GHzで−32 dB、遠端クロストークが15 GHzで−40 dBに達することがわかる。10 gbps以上の応用では，40 db以下のクロストークを制御するために，ここでのクロストークを最適化する必要がある。

最適化計画分析

PCB設計のために、より直接最適化方法は、密に結合された差動トレースを使用し、差動対間のトレース間隔を増加させ、差動対間の平行移動距離を減少させることである。

最適化されたシミュレーション結果から、緊密な結合を使用して、差動対間の間隔を増やすことは、0～20 gの周波数範囲において、4.8〜6.95 dBの差動対間の近端クロストークを減少させることができることが分かる。遠端クロストークは5 g〜20 gの周波数範囲で約1.7〜5.9 dB減少する。

差動ペア間の間隔を増大させ、ルーティング時の平行距離を減少させることに加えて、クロストークを抑制するために、差動線ルーティング層と基準面との間の距離を調整することもできる。リファレンス層に近いほど、クロストークを抑制する方が良い。密に結合されたルーティング法に基づいて、トップ層と基準層の間の距離を7ミルから4ミルまで調節した。

トレースと基準平面との間の距離を調整するとき、差動ラインのインピーダンスも変化し、差動トレースは、目標インピーダンス要件を満たすように調整する必要があることに留意する必要がある。チップのSMTパッドと基準面との間の距離が小さくなると、インピーダンスも低くなる。SMTパッドのインピーダンスを最適化するために、SMTパッドの基準面を中空にする必要がある。中空アウトの特定のサイズは、積層状況に基づくシミュレーションによって決定する必要がある。

シミュレーション結果から、厳密な結合を用いて、差動対間の間隔を増大させることにより、トレースと基準平面との間の距離を調整した後、0〜20 Gの周波数範囲で、8.8〜12.3で差動ペア間の近端クロストークを低減することができることが分かる。データベース.遠端クロストークは0〜20 Gの範囲で2.8〜9.3 dB減少する。

第四に、結論

シミュレーション最適化, 我々は、小さいピッチQFNパッケージによって引き起こされる近端差動クロストークを PCB 12 dBで, と3〜9 dBで遠端クロストーク, 高速データ伝送チャネルに対するマージンの増大. この論文に含まれるクロストーク抑制方法は、定式化の際に総合的に考慮することができる PCB 配線規則と積層, そして、初期の段階で小さなピッチQFNパッケージに起因するクロストークの危険性を避ける PCB設計.