PCB技術 - PCB回路の信号整合性整合法

PCB並列 終了

PCB並列 終了は主にプルと/または、端子のインピーダンス整合を達成するために、負荷端に可能な限りインピーダンスを引く. 異なるアプリケーション環境によると, PCB並列 終了 can be divided into the following types:

単純なpcb並列終端この終端方法は、単に負荷端で接地にプルされた抵抗RT（RT＝Z 0）を加算して整合を達成する方法である。この終了を採用するための条件は、駆動端が出力電流が高いときに駆動電流を供給することができなければならず、終端抵抗器を通る高レベル電圧が閾値電圧要件を満たすようにすることである。出力がハイレベルの場合、

この PCB並列 終端回路は過大電流を消費する. 50アンペア終了負荷, 高いTTLレベルを維持することは最大48 mAを消費する. したがって, 一般的なデバイスが確実にこのタイプの終了をサポートするのは難しいです. Connect the circuit

(II) プラットフォーム parallel 終端は分圧器型終端である. それは、終端抵抗器R 1を形成するためにプルアップ抵抗R 1およびプルダウン抵抗R 2を使用する, そして、R 1およびR 2を通して反射を吸収する. R 1およびR 2の抵抗値の選択は、以下の条件によって決定される. The maximum value of R1 is determined by the maximum rise time of the acceptable signal (which is a function of the RC charge and discharge time constant), そして、R 1の小さい値は、駆動源の電流シンク値によって決定される. R 2の選択は、送電線が切断されたときの回路の論理高レベル要件を満たすべきである. 等価インピーダンスは以下のように表現できます:

ここで、RTは最良の一致を得るために伝送線路インピーダンスZ 0に等しくなければならない。この終端方式は、ソース側デバイスの駆動能力の要求を減少させるが、VCCと接地間に接続された抵抗R 1およびR 2は、システム電源から電流を引き抜いているので、DC電力消費は比較的大きい。

アクティブPCB並列終端

この終端戦略では、終端抵抗RT（RT＝Z 0）は、負荷端子信号をオフセット電圧Vbiasにプルする。Vbiasの選択基準は、高レベルおよび低レベル信号のために電流を引き出すことができる出力駆動源を作ることである。この種の終了は、出力電圧のジャンプ速度の要件を満たすために電流をシンクおよびシンクする能力を有する独立した電圧源を必要とする。この終端方式では、オフセット電圧Vbiasが正電圧であり、入力が論理低レベルである場合、DC電力損失が生じる。オフセット電圧Vbiasが二次電圧である場合、入力が論理ハイレベルであるときにはDC電力損失が生じる。

(( IV )) PCB平行AC 終了

PCB並列AC終端は、終端インピーダンスとして抵抗器およびコンデンサネットワーク（直列RC）を使用する。終端抵抗Rは伝送線路インピーダンスZ 0以下でなければならず、容量Cは100 pFより大きくなければならない。0.1 ufの多層セラミックコンデンサを推奨した。コンデンサは低周波数および高周波数を遮断する機能を有しているので、抵抗Rは駆動源のDC負荷ではないので、この終端方法はいかなる直流電力消費もない。