精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
無線周波数（RF）回路基板設計は、理論的にはまだ多くの不確実性があるが、このような観点は部分的に正しいだけであるため、しばしば「ブラックアート」として記述される。無線周波数回路基板の設計にも、従うことができる規則と無視すべきでない規則がたくさんある。
しかし、実際の設計において、実際に実用的なスキルは、さまざまな設計制約のためにこれらのガイドラインと規則を正確に実施できない場合に、これらのガイドラインとガイドラインをどのように折衷するかである。もちろん、インピーダンスとインピーダンスのマッチング、絶縁層材料と積層板、波長、定在波など、重要な無線周波数設計テーマは多く議論に値するため、これらは携帯電話のEMCとEMIに大きな影響を与える。無線周波数レイアウトを設計する際に満たす必要がある条件をまとめた：
1.1高出力無線周波増幅器（HPA）と低ノイズ増幅器（LNA）をできるだけ分離する。簡単に言えば、高出力RF送信機回路を低電力RF受信機回路から遠ざける。携帯電話には多くの機能とコンポーネントがありますが、PCBスペースは小さいです。同時に、配線設計プロセスの限界が最も高いことを考慮すると、これらすべての設計スキルに対する要求は相対的に高い。この場合、同時に動作するのではなく、交互に動作するように4～6層のPCBを設計する必要があるかもしれません。高出力回路は、RFバッファ及び電圧制御発振器（VCO）を含むことがある。PCBの高出力領域には少なくとも1枚の接地があり、好ましくは穴が開いていないことを確認します。もちろん、銅は多ければ多いほどいいです。敏感なアナログ信号はできるだけ高速デジタル信号と無線周波数信号から離れなければならない。
1.2設計区分は物理区分と電気区分に分けることができる。物理パーティションは主にコンポーネントのレイアウト、方向、シールドなどの問題に関連し、電気パーティションは、配電、RF配線、感知回路、信号、および接地のためのパーティションに分解され続けてもよい。
1.2.1物理パーティションの問題について議論します。素子配置は良好な無線周波数設計を実現する鍵である。最も効果的な技術は、まずコンポーネントを無線周波数経路に固定し、その方向を調整して、無線周波数経路の長さを最小化し、入力を出力から遠ざけ、できるだけ高電力回路と低電力回路を接地分離することである。
最も効果的な回路基板積層方法は、主接地面（主接地）を表面層の下の第2層上に配置し、できるだけ多くの表面層上にRF線を配線することである。RF経路上のビアのサイズを最小化することは、経路インダクタンスを低減するだけでなく、主接地上の仮想溶接点を低減し、RFエネルギーが積層板内の他の領域に漏れる機会を低減することができる。物理空間では、多段増幅器のような線形回路は、通常、複数のRF領域を互いに分離するのに十分であるが、デュプレクサ、ミキサ、および中間周波増幅器／ミキサは、常に複数のRF／IFを有する。信号は相互に干渉するので、この影響を最小限に抑えることに注意しなければならない。
1.2.2無線周波数と中間周波数トレースはできるだけ交差し、できるだけそれらの間を接地しなければならない。正確な無線周波数経路はPCBボード全体の性能にとって非常に重要であり、それは携帯電話PCBボードの設計において、部品レイアウトが通常ほとんどの時間を占めている理由である。携帯電話PCBボードの設計では、一般的に低ノイズ増幅器回路をPCBボードの片側に置くことができ、高電力増幅器を他方の側に置くことができ、最後にデュプレクサを介して同じ側の無線周波数端とベースバンド処理に接続することができる。デバイスの端のアンテナ上にあります。スルーホールがプレートの一方の側から他方の側に無線周波数エネルギーを伝達しないようにするには、いくつかのテクニックが必要です。一般的な技術の1つは、両側にブラインドホールを使用することです。スルーホールをPCBボードの両側にRF干渉のない領域に配置することにより、スルーホールの悪影響を最小限に抑えることができる。複数の回路ブロック間の十分な分離を確保することはできない場合がある。この場合、RF領域におけるRFエネルギーを遮蔽するための金属遮蔽の使用を考慮する必要がある。金属シュラウドは床に溶接しなければならず、部品と一緒に保存しなければならない。適切な距離であるため、貴重なPCBボードスペースを占有する必要があります。シールドカバーの完全性をできるだけ確保することが重要です。金属シールドカバーに入るデジタル信号線はできるだけ内層に向かうべきであり、配線層の下のPCB層は接地層であることが望ましい。無線周波数信号線は、金属シールドの底部の小ギャップと接地ギャップの配線層から引き出すことができるが、ギャップの周囲にはできるだけ多くの接地があり、異なる層の接地は複数のビアを介して接続することができる。
1.2.3適切で効果的なチップ電力脱結合も非常に重要である。集積線形回路を有するRFチップの多くは電力ノイズに非常に敏感である。一般に、各チップは最大4つのキャパシタと1つの分離インダクタを使用して、すべての電力ノイズがフィルタリングされることを保証する必要があります。集積回路または増幅器は通常、オンドレイン出力を有するので、高インピーダンスRF負荷と低インピーダンスDC電源を提供するためにはプルアップインダクタが必要である。同じ原理は、インダクタ側で電源をデカップリングするのに適している。動作するにはチップによっては複数の電源が必要な場合があるため、それぞれを切り離すには2～3セットのキャパシタとインダクタが必要になる場合があります。インダクタが並列に接続されることはほとんどありません。これは中空変圧器を形成し、相互干渉を引き起こすためです。信号、したがって、それらの間の距離は少なくとも1つのデバイスの高さに等しいか、直角に配置して、相互インダクタンスを最大限に減らす必要があります。
1.2.4電気区分の原則は通常、物理区分の原則と同じであるが、他の要素も含まれている。携帯電話の一部の部品は異なる動作電圧を使用し、ソフトウェアによって制御されてバッテリ寿命を延長します。これは、携帯電話が複数の電源を動作させる必要があることを意味し、隔離により多くの問題が発生しています。電源は一般的にコネクタから導入され、回路基板の外部のノイズを除去するためにすぐにデカップリングされ、スイッチまたはレギュレータのセットを通過した後に分配されます。携帯電話PCB基板上のほとんどの回路の直流電流は小さいので、トレース幅は通常問題ではありません。しかし、送信電圧降下を最小限に抑えるためには、高電力増幅器の電源個別配線にできるだけ広い大電流回路が必要である。過剰な電流損失を回避するためには、複数のビアが電流を1つの層から別の層に転送する必要があります。また、大電力増幅器の電源ピンで完全にデカップリングできないと、大電力ノイズが回路基板全体に放射され、さまざまな問題が発生します。大電力増幅器の接地は重要であり、通常は金属シールドを設計する必要があります。ほとんどの場合、無線周波数出力を無線周波数入力から遠ざけることも重要です。これは増幅器、バッファ、フィルタにも適用されます。最悪の場合、増幅器とバッファの出力が適切な位相と振幅で入力にフィードバックされる場合、それらは自励発振を有する可能性がある。最良の場合、それらは任意の温度および電圧条件下で安定して動作することができる。実際には、不安定になり、RF信号にノイズと相互変調信号を追加することがあります。RF信号線がフィルタの入力端から出力端にループバックしなければならない場合、フィルタのバンドパス特性が大きく損なわれる可能性があります。入出力間で良好な分離を得るためには、まずフィルタの周囲に接地を敷設し、次にフィルタの下層領域に接地を敷設し、フィルタの周囲の主接地に接続しなければならない。フィルタを通過する必要がある信号線をフィルタピンからできるだけ遠ざける良い方法でもある。
また、プレート全体の各所の接地には非常に注意しなければなりません。そうしないと、結合チャネルが導入されます。シングルエンドまたは平衡無線周波数信号線を選択することができます。交差干渉とEMC/EMIの原理もこれに適している。適切に配線すれば、平衡無線周波数信号線はノイズと交差干渉を低減することができますが、通常はインピーダンスが高く、適切な線幅を維持して、一致する信号源、線、負荷インピーダンスを得る必要があります。実際に配線するのは少し難しいかもしれません。バッファは、同じ信号を2つの部分に分割して異なる回路を駆動するために使用でき、特に局部発振器は複数のミキサを駆動するために1つのバッファを必要とする可能性があるため、分離効果を高めるために使用できます。ミキサが無線周波数でコモンモード分離状態に達すると、正常に動作しなくなります。バッファは、回路が干渉しないように、異なる周波数でのインピーダンス変化をうまく分離することができる。バッファは設計に非常に役立ちます。駆動が必要な回路に追従することができるため、高出力軌跡は非常に短い。バッファの入力信号レベルが相対的に低いため、ボード上の他の信号と干渉しにくい。回路が干渉する。電圧制御発振器（VCO）は、変化する電圧を変化する周波数に変換することができる。この機能は高速チャネル切り替えに使用されますが、制御電圧上のトラッキングノイズもわずかな周波数変化に変換し、RF信号にノイズを増加させます。
1.2.5ノイズが増加しないようにするためには、まず、制御線の予想帯域幅がDCから2 MHzの間にある可能性があり、フィルタリングによってこのような広帯域ノイズを除去することはほとんど不可能である、次に、VCO制御線は通常、周波数を制御するフィードバック回路の一部である。多くの場所にノイズが導入される可能性があるので、VCO制御線を慎重に処理する必要があります。無線周波数トレースの下の接地が強固であり、すべての部品が主接地にしっかりと接続され、ノイズを引き起こす可能性のある他のトレースから隔離されていることを確認します。また、VCOの電源が十分に切り離されていることを確認する必要があります。VCOのRF出力は通常比較的高いレベルであるため、VCO出力信号は他の回路と干渉しやすいため、特にVCOに注意しなければならない。実際、VCOは通常RF領域の端に配置され、時に金属遮蔽を必要とする。共振回路（1つは送信機、もう1つは受信機）はVCOに関連していますが、独自の特性もあります。簡単に言えば、共振回路は、VCOの動作周波数を設定し、音声またはデータをRF信号に変調するのに役立つ容量ダイオードを備えた並列共振回路である。すべてのVCO設計原理は共振回路にも適用される。共振回路は基板上に広い分布領域を持ち、通常は非常に高いRF周波数で動作するかなりの要素を含むので、共振回路は一般的にノイズに非常に敏感である。信号は通常、チップの隣接ピン上に配置されているが、これらの信号ピンは比較的大きなインダクタとキャパシタと一緒に動作する必要があり、逆にこれらのインダクタとキャパシタが非常に近い位置にあり、ノイズに敏感な制御回路に接続される必要がある。それを実現するのは容易ではない。
自動利得制御（AGC）増幅器も問題が発生しやすい場所であり、送信回路にも受信回路にもAGC増幅器がある。AGC増幅器は通常、ノイズを効果的に除去することができるが、携帯電話は送信信号と受信信号の強度の急速な変化を処理する能力があるため、AGC回路はかなり広い帯域幅を必要とし、これによりいくつかのキー回路にAGC増幅器ノイズを導入しやすくなる。AGC回路を設計するには、短オペアンプ入力ピンと短フィードバック経路に関連する良好なアナログ回路設計技術に合致しなければならず、どちらもRF、IF、または高速デジタル信号トレースから離れなければならない。同様に、良好な接地も不可欠であり、チップの電源はよく切り離さなければならない。長いワイヤを入力端または出力端で実行する必要がある場合は、出力端で実行することが望ましい。一般に、出力側のインピーダンスははるかに低く、ノイズを引き起こしにくい。通常、信号レベルが高いほど、ノイズを他の回路に導入しやすくなる。すべてのPCB設計では、デジタル回路をアナログ回路からできるだけ遠ざけることが一般的な原則であり、RFPCB設計にも適している。共通アナログ接地と信号線を遮蔽して分離するための接地は通常同様に重要である。したがって、設計の初期段階では、綿密な計画、熟考したコンポーネントレイアウト、徹底したレイアウト*評価が重要です。RFも同様の方法を使用して、アナログ回線といくつかの非常に重要なデジタル信号から回線を遠ざけるべきである。すべての無線周波数トレース、パッド、およびアセンブリは、できるだけ接地銅を充填し、できるだけ主接地に接続する必要があります。RFトレースが信号線を通過しなければならない場合は、それらの間のRFトレースに沿ってプライマリ接地の接地に接続する層を配線してみてください。不可能な場合は、交差していることを確認してください。これにより容量結合が最小化される。同時に、各RFトレースの周囲にできるだけ多くの接地を配置し、それを主接地に接続する。さらに、平行RFトレース間の距離を最小化することは、誘導結合を最小化することができる。固体接地面が表面下の第1層上に直接配置されている場合、他の慎重に設計された方法も適用されますが、隔離効果は最も優れています。PCBボードの各層に、できるだけ多くの接地を配置し、それを主接地に接続します。トレースをできるだけ近くに配置して、内部信号層と配電層の描画数を増やし、接地接続ビアを表面に配置できるようにトレースを適切に調整します。小型アンテナのようにノイズを拾ったり注入したりすることができるので、PCBの各層に自由に接地することは避けなければならない。ほとんどの場合、主な土地に接続できない場合は、削除したほうがいいです。
1.3携帯電話PCBボードを設計する際には、以下の点に特に注意すること
1.3.1電源とアースの処理
PCBボード全体の配線がよくできていても、電源とアースの考慮が不適切なために生じる干渉は製品の性能を低下させ、製品の成功率に影響を与えることもあります。そのため、電線とアース線の配線に真剣に対応し、電線とアース線によるノイズ干渉をできるだけ減らし、製品の品質を確保しなければならない。エレクトロニクス製品の設計に携わっている各エンジニアは、アース線と電源線の間のノイズの原因を理解しています。ここでは、低減されたノイズ抑制についてのみ説明します。
（1）電源とグランドとの間にデカップリングキャパシタを追加することはよく知られている。
（2）電源線とアース線の幅をできるだけ広くし、電源線よりアース線の方が広いことが望ましい。その関係は：アース線＞電源線＞信号線であり、通常信号線の幅は：0.2稜0.3 mm、最も薄い幅は0.05稜0.07 mm、電源線は1.2稜2.5 mmである。デジタル回路のPCBに対して、広い接地線を使用して回路を形成することができます。つまり、接地網を形成して使用することができます（アナログ回路の接地は使用できません）
（3）接地線として大面積の銅層を用い、プリント基板上の未使用箇所を接地線として接続する。あるいは多層板を作ることができ、電源線とアース線がそれぞれ1階を占めている。
1.3.2デジタル回路とアナログ回路の共通接地処理
多くのPCBは単機能回路（デジタルまたはアナログ回路）ではなく、デジタルとアナログ回路の混合で構成されている。したがって、配線の際には、それらの間の相互干渉、特に地線へのノイズ干渉を考慮する必要がある。デジタル回路は周波数が高く、アナログ回路の感度が高い。信号線の場合、高周波信号線はできるだけ敏感なアナログ回路装置から離れなければならない。アース線の場合、PCB全体は外部と1つのノードしかないため、デジタルとアナログの共通接地の問題はPCB内部で処理しなければならず、ボード内のデジタル接地とアナログ接地は実際には別々であり、それらは相互に接続されているのではなく、PCBと外部を接続するインターフェース（プラグなど）にある。デジタル接地とアナログ接地の間に短絡接続がある。接続点は1つしかないことに注意してください。PCBには非共通接地もあり、これはシステム設計によって決定される。
1.3.3信号線を電気（地層）層に敷設する
多層プリント基板配線では、信号線層に敷設されていない配線が多くないため、より多くの層を増やすと無駄になり、一定の生産作業量が増加し、コストも増加する。この矛盾を解決するために、電気（接地）層に配線することが考えられる。まず電源層を考慮し、次に接地層を考慮しなければならない。地層の完全性を保つことが望ましいからだ。
1.3.4大面積ワイヤ接続脚の処理
大面積接地（電気）では、一般的な部品の脚はすべて接続されています。脚を接続する処理は総合的に考慮する必要があります。電気的性質の点では、素子ピンのパッドを銅表面に接続することが好ましい。部品の溶接と組み立ての過程で、次のような望ましくない危険性があります。溶接には高出力ヒーターが必要です。2.虚溶接が発生しやすい。そのため、電気的性能とプロセス要件をクロスパターン化パッド、断熱板、通常はサーマルパッドと呼ばれ、溶接中に過剰な断面熱によって仮想溶接点が発生する可能性を大幅に低減することができる。多層板の電源（接地）分岐の処理は同じである。
1.3.5配線におけるネットワークシステムの役割
多くのCADシステムでは、配線はネットワークシステムに基づいて決定される。グリッドが密集しすぎて、パスは増加しましたが、ステップサイズが小さすぎて、フィールドのデータ量が大きすぎます。これは必然的にデバイスの記憶空間に対してより高い要求を提出し、コンピュータに基づく電子製品の計算速度に対してもより高い要求を提出する。影響が大きい。一部のパスは、アセンブリ脚のパッドや取り付け穴、固定穴によって占有されるパスなど、無効です。疎すぎるメッシュと少なすぎるチャネルは、分布速度に大きな影響を与えます。したがって、配線をサポートするためには、間隔がよく、合理的なメッシュシステムが必要です。標準コンポーネントの支柱間の距離は0.1インチ（2.54 mm）であるため、メッシュシステムの基本は通常、0.05インチ、0.025インチ、0.02インチなど、0.1インチ未満の整数倍に設定されています。
1.4高周波PCB設計の技術と方法は以下の通り：
1.4.1送電線の回転角は45°であり、エコー損失を低減する
1.4.2絶縁定数値が厳格に等級制御された高性能絶縁回路基板を採用すること。この方法は、絶縁材料と隣接配線との間の電磁場の効率的な管理に有利である。
1.4.3高精度エッチングに関するPCB設計仕様を改善する。規定線幅の総誤差が+/-0.007インチであることを考慮し、配線形状のアンダーカットと断面を管理し、配線側壁のめっき条件を規定する必要がある。配線（導線）幾何形状とコーティング表面の全体的な管理は、マイクロ波周波数に関連する表皮効果問題を解決し、これらの仕様を実現するために非常に重要である。
1.4.4突出したリードはタップインダクタンスを持っているので、リード付きの素子の使用を避ける。高周波環境では、表面実装アセンブリを使用することが好ましい。
1.4.5信号ビアに対して、センサーボード上でビア処理（pth）プロセスを使用しないでください。このプロセスはビアにおけるリードインダクタンスを引き起こすからです。
1.4.6豊富な地表面を提供する。これらの接地面をモールド孔を用いて接続し、3 D電磁場が回路基板に影響を与えるのを防止する。
1.4.7化学ニッケルめっきまたは金浸漬プロセスを選択する場合、HASL法を用いてめっきを行ってはならない。このめっき表面は高周波電流により良好な表皮効果を提供することができる（図2）。さらに、このような高溶接可能なコーティングは、環境汚染を低減するのに役立つより少ない鉛を必要とする。
1.4.8ソルダーレジストはペーストの流れを防ぐことができる。しかし、厚さの不確実性と絶縁性能の未知性のため、回路基板の表面全体がソルダーレジスト材料で覆われており、これによりマイクロストリップ設計における電磁エネルギーが大きく変化することになる。一般に、半田ダムは半田マスクとして使用される。電磁場この場合、マイクロストリップから同軸ケーブルへの変換を管理します。同軸ケーブルでは、接地層は交絡した環状で均一に間隔を空けられている。マイクロストリップでは、接地面は能動線の下に位置している。これにより、設計中にこれらの効果を理解し、予測し、考慮する必要があるエッジ効果が導入されます。もちろん、この不一致はエコー損失にもつながり、ノイズや信号干渉を回避するためには、この不一致を最小化しなければならない。
1.5電磁適合性設計
電磁互換性とは、電子機器が様々な電磁環境で協調的に効果的に動作する能力を指す。電磁互換性設計の目的は、電子機器がさまざまな外部干渉を抑制し、電子機器が特定の電磁環境で正常に動作するようにするとともに、電子機器自体が他の電子機器に対する電磁干渉を低減することである。
1.5.1合理的なワイヤ幅の選択
過渡電流による印刷線路への衝撃干渉は主に印刷線路のインダクタンスによるものであるため、印刷線路の誘導係数を最小限に抑えるべきである。プリント配線のインダクタンスはその長さに比例し、幅に反比例するため、短くて正確な配線は干渉を抑制するのに有利である。クロックリード、ラインドライバ、またはバスドライバの信号線は、通常、大きな過渡電流を搬送し、印刷リード線はできるだけ短くしなければならない。ディスクリート素子回路では、プリント配線幅は約1.5 mmであり、完全に要求を満たすことができる。集積回路の場合、プリント配線の幅は0.2 mmから1.0 mmの間で選択できます。
1.5.2正しい配線戦略を採用する
等しい配線を使用すると、ワイヤインダクタンスを下げることができますが、ワイヤ間の相互インダクタンスと分布容量が増加します。レイアウトが許可されている場合は、メッシュ状の配線構造を使用することが望ましい。具体的には、プリント基板の一方を水平に配線し、プリント基板の他方を水平に配線する方法があります。次に、交差穴で金属化穴に接続します。
1.5.3プリント配線基板の導体間のクロストークを抑制するために、配線を設計する時、できるだけ長距離等径配線を避け、そしてできるだけ線路間の距離を延長し、信号線、アース線と電源線はできるだけ遠くなければならない。交差しないでください。干渉に非常に敏感な信号線の間に接地された印刷線を設けることで、クロストークを効果的に抑制することができる。
1.5.4高周波信号がプリント配線を通過する際の電磁放射を避けるために、プリント配線基板を配線する際には以下の点にも注意すること：
（1）プリント配線の不連続性を最大限に低減する。例えば、電線の幅は急激に変化してはならず、電線の角は90度より大きくして、円形配線を禁止しなければならない。
（2）クロック信号リードは電磁放射干渉を発生する可能性が最も高い。配線する場合、配線は接地回路に近づき、ドライバはコネクタに近づきます。
（3）バスの運転手は運転するバスに近づくべきである。プリント基板から離れたワイヤの場合は、ドライバはコネクタのそばにある必要があります。
（4）データバスの配線は2本の信号線の間に1本の信号接地線を挟むべきである。後者は通常高周波電流を運ぶので、接地回路を最も重要でないアドレスリードのそばに置くことが望ましい。
（5）プリント基板上に高速、中速、低速の論理回路を配置する場合、装置は図1に示すように配置されるべきである。
1.5.5反射干渉の抑制
プリント配線の端子における反射干渉を抑制するためには、特別な必要に加えて、プリント配線の長さをできるだけ短くし、低速回路を使用する必要があります。必要に応じて、アースと電源端子を接地するために、伝送路の端部に同じ抵抗の整合抵抗器を追加することができます。経験上、一般的に速いTTL回路では、プリント配線長が10 cmを超える場合には、端子整合措置をとるべきである。整合抵抗器の抵抗値は、集積回路の出力駆動電流と吸収電流の最大値に基づいて決定されるべきである。
1.5.6回路基板設計過程における差動信号線路配線戦略の採用
非常に緊密な配線を有する差動信号対も互いに密接に結合される。この相互結合により、EMI送信が低減される。通常（もちろんいくつかの例外もあります）差分信号も高速信号なので、通常は高速設計規則が適用されます。これは、特に伝送路のために信号線を設計する場合に、差動信号のルーティングに関して特にそうである。これは、信号線の特性インピーダンスが信号線に沿って連続的で一定であることを保証するために、信号線の配線を慎重に設計しなければならないことを意味します。差分ペアのレイアウトと配線の過程で、差分ペアの2本のPCB線が完全に同じであることを望んでいます。これは、実際の用途では、差分ペアのPCB回線が完全に同じインピーダンスを持ち、配線の長さが完全に同じであることを保証するために最善を尽くすべきであることを意味している。差動PCB線路は一般に対に配線され、それらの間の距離は線路対方向に沿った任意の位置に維持される。通常、差動ペアの配置と配線は常にできるだけ近くに配置されます。
