精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
1.ビア寄生容量
ビア自体は地面に寄生容量を持っている。もし既知のビアの接地層上の分離孔の直径がD 2で、ビアパッドの直径がD 1で、PCB板の厚さがTで、板基板の誘電率がIslaµであれば、ビアの寄生容量は近似的に：
C=1.41島TD 1/（D 2-D 1）
ビアの寄生容量が回路に与える主な影響は、信号の立ち上がり時間を長くし、回路の速度を下げることである。例えば、厚さ50 MilのPCBについて、内径10 Mil、パッド直径20 Milのビアを使用し、パッドと接地銅領域の間の距離が32 Milであれば、上記の式を使用してビアを近似することができます。寄生容量は、C＝1.41 x 4.4 x 0.050 x 0.020/（0.032-0.020）＝0.517 pFであり、この部分の容量による上昇時間の変化は、T 10-90＝2.2 C（Z 0/2）＝2.2 x 0.517 x（55/2）＝31.28 psである。これらの値から、単一ビアの寄生容量による立ち上がり遅延の影響は明らかではないが、トレースにビアを複数回使用してレイヤ間を切り替える場合は、設計者は注意しなければならないことがわかる。
第二に、ビアの寄生インダクタンス
同様に、寄生容量及びビアが存在する。高速デジタル回路の設計では、ビアの寄生インダクタンスによるダメージは寄生容量の影響よりも大きいことが多い。その寄生直列インダクタンスはバイパスコンデンサの寄与を弱め、電力系統全体のフィルタリング効果を弱める。穴を通過する寄生インダクタンスを簡単に計算するには、次の式を使用します。
L=5.08 h[ln（4 h/d）+1]、ここでLはビアのインダクタンス、hはビア長、dは中心孔の直径である。数式から分かるように、ビアの直径はインダクタンスに与える影響が小さく、ビアの長さがインダクタンスに与える影響が最も大きい。上記の例を用いて、ビアのインダクタンスは、L＝5.08 x 0.050［ln（4 x 0.050/0.010）+1］＝1.015 nHと計算することができる。信号の立ち上がり時間が1 nsであれば、等価インピーダンスはXL=λL/T 10-90=3.19となる。高周波電流が通過すると、このインピーダンスは無視できなくなります。特に注意しなければならないのは、電源平面と接地平面を接続する際に、バイパスコンデンサは2つのビアを通過する必要があり、そうするとビアの寄生インダクタンスは指数関数的に増加します。
3.高速PCBにおけるビア設計
以上の過孔寄生特性の分析により、高速PCB設計において、簡単に見える過孔は回路設計に大きなマイナス影響を与えることが多いことが分かった。オーバーホールの寄生効果による悪影響を低減するために、設計において以下の操作を行うことができる：
1.コストと信号品質を考慮して、サイズによって合理的なサイズを選択する。（例えば、6〜10階）
メモリモジュールPCBの設計には、10/20 Mil（ドリル/パッド）を使用して穴を通すことが望ましい。高密度の小さなサイズのプレートの中には、8/18 Milビアを使用してみることもできます。現在の技術的条件では、より小さなビアを使用することは難しい。電源または接地ビアについては、インピーダンスを低減するためにより大きなサイズを使用することが考えられる。
2.上記で議論した2つの公式は、より薄いPCBを使用することは、ビアの2つの寄生パラメータを減らすのに有利であると結論することができる
3.PCBボード上の信号トレースの階数をできるだけ変更しない、つまり、不要なビアを使用しないようにします。
4.電源と接地のピンは近くに穴を開け、穴とピンの間のリードはできるだけ短くしてください。
インダクタンスの増加を招く。同時に、電源と接地リードはできるだけ厚くして、インピーダンスを下げるべきです。
5.信号層の貫通孔の近くに接地された貫通孔を配置し、信号に最も近いループを提供する。さらに、PCBボードに大量の冗長接地ビアを配置することもできます。もちろん、デザインには柔軟さが必要です。前述したビアモデルは、各層にパッドがある場合である。場合によっては、いくつかの層のパッドを減らしたり除去したりすることができます。特に、ビアの密度が非常に高い場合、銅層中のリングを分離する切断溝を形成する可能性がある。この問題を解決するために、スルーホールの位置を移動することに加えて、スルーホールを銅層上に置くことも考えられます。パッドのサイズが小さくなります。
質問：ワードファイルからコピーしたシンボルがPROTELで正常に表示されないのはなぜですか。
返信：SCH環境にいますか、それともPCB環境にいますか。これらの単語は当時保持されていたため、PCB環境では表示できない特殊文字があります。
質問：ネットワーク名はポート名と同じで、PCBで接続できますか？
A：はい、PROTELはさまざまな方法でネットワークを生成できます。階層図でポートポートを使用する場合、各回路図は同じNET名を使用でき、ネットワーク名が同じなので接続されません。ただし、グローバルであるため、電源ポートは使用しないでください。
質問：PROTEL 99 SEにPADSファイルをインポートしたとき、なぜパッドのプロパティが変更されたのですか。
Fou：これは主に2つのソフトウェアと各バージョンの違いによるもので、通常は手動で調整するだけです。
質問：楊大霞：なぜソフトウェアで電源論理回路図をProtelに変換した後、Protelの属性を変更することができないのか。もし私がそれを修正したら、それは現実的ではありませんか、それとも完全に表示された属性ですか。どうもありがとうございました。
複雑：すべてを表示すると、グローバル編集ができ、必要な部品のみを表示できます。
問題：銅を敷く原理は何ですか。
複雑：銅は通常、安全距離の2倍以上に敷設されなければならない。これはLAYOUTの一般的な知識です。」d： W4 k:b#W*G5 i）E
質問：Potel DXPの自動レイアウトには何か改良がありますか。パッケージをインポートするときに、回路図のレイアウトに基づいて自動的に配置できますか？#b“_1 n3 q7 J-V（Q8 N：w
返信：PCBレイアウトと原理図レイアウトは必ずしも内在的に相関していない。したがって、Potel DXPは自動レイアウト時に自動的に原理図レイアウトに従ってレイアウトすることはありません。（サブ図に基づいて構築されたコンポーネントクラスは、原理図に基づいてPCBレイアウトを接続するのに役立ちます）。
質問：信号完全性解析用のデータはどこで買えますか？
返信：Protelソフトウェアには詳細な信号完全性分析マニュアルが搭載されています。
質問：なぜ銅を敷くのですか。この書類の大きさはどのくらいですか。方法はありますか。
複雑：銅めっきデータの数は理解できる。しかし、大きすぎると、設定が非科学的になる可能性があります。
0 B'f%H%` 6時間
Q：原理図の図形記号をスケーリングする方法はありますか？
いいえ、ありません。
問題：PROTELシミュレーションは原理デモに使用でき、詳細なモデルがあれば、良好な結果を得ることができる
複雑：PROTELシミュレーションはSpiceモデルと完全に互換性があります。Free Spiceモデルは、シミュレーションのためにデバイスメーカーから入手することができる。PROTELはまたモデリング方法を提供し、専門的なシミュレーション知識を持ち、有効なモデルを構築することができる。
問題：もし中国化後に多くのものが欠けているようであれば、どうやって99 SEに漢字を追加するのか！3-28 14:17:0しかし、多くの機能が不足しています！
傅：中国語のバージョンが間違っているかもしれません。
問題：穴が2*4 MM、外径が6 MMのスペーサをどのように作るか？
複雑：機械層に正方形穴の寸法をマークします。板材メーカーと具体的な要求を疎通する。
問題：私は知っていますが、電源と接地を内層に接続する方法を知っています。ネット時計はありません、ネット時計があれば、問題ありません4 X**！S.c/{
複雑：fromからクラスへのネットワーク接続の生成
質問：99 seで楕円形マットを作る方法を聞きたいのですが。連続パッドを置く方法は望ましくありませんし、回路基板メーカーも不機嫌です。この設定項目を次のバージョンに追加できますか？
複雑：ライブラリコンポーネントを構築する場合は、非パッドピクセルを使用して必要なパッド形状を形成することができます。PCB設計時に同じネットワーク属性を持たせる。Protelを提案することができます。
問題：従来の原理ライブラリとPCBライブラリを無料で入手する方法
返信：そしてWWW.PROTELからダウンロードできます。アセンブリオブジェクトモデル
質問：先ほど銅版に中空（非銅版）の文字を書く方法についてお話ししました。専門家は、これは先に書いたもので、それから銅めっきをしたもので、それから字を削除したと答えた。しかし、試してみたところ、これらの単語を削除したところ、これらの単語は空ではありませんでした。、銅で覆われています。専門家に間違っていないか聞いてもいいですが、試してみてもいいですか。
返信：単語はPROTEL 99 SEが提供する中国語を配置する方法を使用し、コンポーネントから中国語（英語）の単語を削除し（コンポーネントであるため）、安全ギャップを1 MILに設定し、銅を注入し、銅を移動する必要があります。プログラムは銅を再被覆するかどうかを尋ね、NOと答えます。
問題：回路図を描くときの構成部品のピンの順序は何ですか。
複雑：原理図ライブラリを構築する際に、シリアル番号、繰り返し、見落としなどをチェックできる強力なチェック機能があります。アレイレイアウト機能を使用して、一般的なピンを一度に配置することもできます。
問題：protel 99 se 6自動結線後、集積ブロックのピンの近くにはバリのような乱雑な結線があり、時には三角形の結線もあり、大量の手動補正が必要です。どうやってこの問題を回避しますか。
複雑：コンポーネントメッシュを合理的に設定し、配線を最適化し直します。
質問：PROTELで写真を描きましたが、何度も修正した結果、ファイルのサイズが大きく（膨張して）、エクスポートしてからインポートしてからずっと小さいことがわかりました。なぜ？他に書類を簡素化する方法はありますか。
傅：実はその時のPROTELの銅敷きは線路の成分によるものでした。知的財産権の問題でPADSの「水やり」機能は使用できないが、「死銅」を自動的に削除できる利点がある。ファイルが大きいため、WINZIPを使用して圧縮することができ、非常に小さくなります。ファイル転送には影響しません。
お聞きします：同じ電線の上で、どのように異なった部分に異なった幅があって、連続して美しいように見えますか？どうもありがとうございました。
返信：自動的に完了することはできません。編集テクニックを使って実現することができます。
りょうムは尋ねた：どのように1つの円弧をいくつかの等しい部分に分けるのか？
方林163は、伝統的な幾何学的知識を用いてと答えた。EDAは単なるツールです。
質問：Protelで使用されているHDLは通常のVHDLです
複雑：Protel PLDいいえ、Protel FPGAはい。
問題：涙の玉が満たされた後、銅が敷かれた。グリッドが不完全な場合があります。どうすればいいですか。
傅：それはあなたが涙を満たす時に断熱区を設置したからです。安全距離と断熱ゾーンに注意するだけです。修理もできます。
Q：非対称なマットを作ることは可能ですか？ルーティングをドラッグすると、接続されたラインは元の角度のままドラッグされますか？
複雑：非対称パッドを作ることができます。ルーティングをドラッグすると、接続されたラインを元の角度でドラッグすることはできません。
質問：Protelは最終的にハイエンドEDAソフトウェアと同じ効果を得ることができますか？）
複雑：デザインによって異なります。
質問：Protel DXPの自動配線効果は元のACCELのレベルに達することができますか？
過去ほど悪いものはない。
Q：Protelのpld関数は人気のHDL言語をサポートしていないようですか？
返信：Protel PLDが使用するCupl言語もHDL言語です。次のバージョンはVHDL言語で直接入力できます。
Q：PCBにおける3 D機能のハードウェア要件は何ですか。
複雑：OpenGL.1をサポートする必要がある
問題：物理ハードディスク(HDD)の配線をコンピュータに迅速かつ完全に配置する方法
返信：最も速い方法はスキャンし、BMP 2 PCBプログラムを使用してフィルムファイルに変換し、修正することですが、PCBの精度は0.2 MM以上でなければなりません。BMP 2 PCBソフトウェアは21 ICでダウンロードできます。回路基板はサンドペーパーで非常に明るくしなければ成功しません。
問題：PCBを直接描画する場合、回路接点のネットワーク名をどのように定義しますか。
返信：[ネットワーク編集]ダイアログボックスで設定します。）
問題：作成したデータに絞り表示や記号マークを作成する方法は、Alleguと同じ
複雑：出力にはいくつかのオプションがあり、ドリル統計とさまざまな穴径記号を生成できます。
問題：自動ルーティングのロック機能は使いにくく、再割り当てされるシステムもあります。何があったのか分からない。
返信：最新バージョンにはこのような問題はありません。
問題：複数の元のデバイスの全体的な反転を実現する方法
繰り返し：1回反転するコンポーネントを選択します。
問題：私が使っているp 99バージョンは漢字を追加すると崩壊します。原因は何ですか。
返信：バージョンDによるものであるべきです。
質問：PROTELでpowpcbのファイルを開く方法は？
返信：最初に新しいPCBファイルを作成し、インポート機能を使用してアクセスします。
問題：PROTEL 99からGERBERファイルをインポートする方法
返信：Protel PCBは独自のGerberしかインポートできませんが、ProtelのCAMは他のフォーマットのGerberをインポートできます。
問題：PCBトレースの細線部分を太線に変更する方法
返信：「変更+グローバル編集」をダブルクリックします。照合条件に注意する。新しい線幅に合うように規則を変更します。
Q：集積回路パッケージのパッドサイズを変更するには？グローバルに変更された場合、どのように設定しますか。
コピーこぴー:グローバル編集のためのグローバル選択ぐろーばるへんしゅうのためのぐろーばるせんたく
Q：集積回路パッケージのパッドサイズを変更するには？
複雑：ライブラリ内で集積回路パッケージ内のパッドサイズを修正する。周知のように、PCBボード上で修正することもできる。（最初にコンポーネントプロパティでロック解除）。"
質問：PCBを作成する際に、部品シンボルの一部を修正または削除することはできますか？
複雑：構成部品属性の構成部品ロックを除去し、PCBの構成部品を編集でき、ライブラリの構成部品には影響しません。
問題：パッドは接地線である。床を覆った後、パッドと床の間の接続幅を設定する方法
複雑：地面を包む前にパッドとの接続方法を設定する
質問：保存時に99 seをプロジェクトフォーマットに変更するのはなぜですか。
