PCB新聞 - 基於PADS2004的高速PCB設計方案

1引言

隨著集成電路科技的進步, 從數百兆赫到數千兆赫的處理器已經非常流行. 過去的低速 PCB設計方法已不能滿足日益增長的資訊發展的需要. 利用EDA工具分析和解决高速設計問題是一種有效的方法. 在設計過程中, EDA工具分析輸入裝置模型數據, 並直接將結果報告給設計師. 設計者根據迴響資訊修改和改進設計. 這縮短了開發週期，避免了人力和財力的浪費.

2系統組成

該測試平臺採用摩托羅拉Dragonball系列晶片中的MC9328MX1, 其CPU時鐘速度為200MHz； SDRAM採用SUMSUNG的同步K4S281632E, 時鐘速度高於100MHz. 因為地址匯流排和數据總線的佈線密度相對較大, 速度比較高, 系統對信號完整性要求高, 採用MENTOR的PADS2004設計軟體, 集成了方案設計, PCB佈局 和高速模擬分析. 它可以解决信號完整性和串擾問題 PCB設計, 大大提高了設計成功率.

系統中最關鍵的路由是SDRAM和MC9328MX1之間的連接路由. 它們的信號完整性直接影響系統能否正常工作. 在裡面 PCB設計, PADS2004軟件高速模擬工具HyperLynx用於模擬. HyperLynx包括LineSim和BoardSim. LineSim是接線前的類比工具，BoardSim是接線後的類比工具. 模擬模型採用IBIS模型, IBIS模型採用I形式/V和V/描述數位積體電路特性的T錶I/O裝置和引脚. 由於IBIS模型不需要描述I的內部設計/O單元和電晶體製造參數, 它受到電晶體製造商的歡迎和支持. 現在主要的數位積體電路製造商可以在提供晶片的同時提供相應的IBIS型號.

3系統設計

3.1配電

功率層的網絡分佈在高速主機板設計中非常重要. 在PCB佈局方面, 必須首先考慮電源的完整性 PCB板, 這直接影響最終的信號完整性 PCB板. 在許多情况下, 訊號失真的主要原因是電力系統, 例如設計不良的去耦電容器, 底層設計不合理, 電流分佈不均勻, 地面反彈譟音過大, 和嚴重的環路效應.

由於電源層通過整個金屬層分配電源，其電源阻抗非常小，囙此電源雜訊比匯流排類型小得多，囙此在設計中將電源用作單獨的一層。

為了消除功率雜訊，在電路板的功率輸入端放置一個47uF電容器以消除低頻雜訊。 在板上每個有源設備的電源引脚和接地引脚上放置一個0.1uF高頻濾波電容器，以濾除線路的高頻雜訊。 濾波電容器應盡可能靠近電源引脚，電源引脚到濾波電容器的接線應最短，以達到最佳濾波效果。

3.2時鐘設計

時鐘設計是 PCB設計. 通過規劃時鐘線, 使時鐘線的連接遠離其他訊號線. 時鐘在與地面層相鄰的訊號層上運行. 通過多層. The distance between the clock line and other data and address lines should meet the 3W principle (the spacing of the winding lines should be twice the line width). 時鐘連接應盡可能短，並應添加接地保護. 為了確保時鐘訊號的完整性, 時鐘的輸出與約33歐姆的端接電阻器串聯.

3.3關鍵和非關鍵訊號

在進行模擬分析之前，將系統中的訊號分為臨界訊號和非臨界訊號。 劃分原則主要基於設備的驅動邊緣速率、工作頻率水准和訊號線長度等條件。 當然，也應該根據實際設計來確定。

在該系統中，關鍵訊號是：時鐘訊號； CPU和SDRAM、CPU和閃存等記憶體數據線、地址線和讀寫控制訊號線。 最關鍵的是SDRAM和MC9328MX1之間的連接路由。 其信號完整性直接影響MC9328MX1能否正確訪問SDRAM中的數據。