Fabbricazione PCB di precisione, PCB ad alta frequenza, PCB ad alta velocità, PCB standard, PCB multistrato e assemblaggio PCB.
La fabbrica di servizi personalizzati PCB e PCBA più affidabile.
Blog PCB
Che cosa meravigliosa sarebbe se il design della scheda PCB board ad alta velocità potesse essere semplice!!
Blog PCB
Che cosa meravigliosa sarebbe se il design della scheda PCB board ad alta velocità potesse essere semplice!!

Che cosa meravigliosa sarebbe se il design della scheda PCB board ad alta velocità potesse essere semplice!!

2022-06-10
View:72
Author:pcb

Che cosa meravigliosa sarebbe se il design della scheda PCB  ad alta velocità potesse essere semplice come collegare nodi schematici e bello come sembra su un monitor del computer. Tuttavia, a meno che i progettisti non siano nuovi al PCB di progettazione, o siano estremamente fortunati, il PCB di progettazione effettivo di solito non è così facile come il design del circuito in cui sono impegnati. I progettisti di schede PCB affrontano molte nuove sfide fino a quando il design può finalmente funzionare e qualcuno può affermare le sue prestazioni. Questo è esattamente lo stato attuale della progettazione di schede PCB ad alta velocità - le regole di progettazione e le linee guida di progettazione sono in continua evoluzione e, se sei fortunato, portano a una soluzione di successo. La stragrande maggioranza delle schede PCB sono progettisti schematici che sono esperti nel principio di funzionamento e nell'interazione dei componenti PCB e dei vari standard di trasmissione dei dati che costituiscono l'ingresso e l'uscita del circuito stampato. Il risultato della collaborazione tra progettisti di layout su cosa succede quando i fili vengono convertiti in fili di rame a circuito stampato. Spesso, il progettista schematico è responsabile del successo o del fallimento della scheda finale. Tuttavia, più un progettista schematico conosce le tecniche di layout, maggiore è l'opportunità di evitare grandi problemi. Se il progetto include un'alta densità di FPGA, ci sono molte sfide davanti a uno schema ben progettato. Comprese centinaia di porte di ingresso e uscita, frequenze operative superiori a 500 MHz (possibilmente superiori in alcuni disegni), spaziatura delle sfere di saldatura fino a mezzo millimetro, ecc. influenza reciproca.

PCB board

Rumore di commutazione simultanea

La sfida è probabilmente quella che è conosciuta come rumore di commutazione concorrente (SSN) o uscita di commutazione concorrente (SSO). L'alto volume di flussi di dati ad alta frequenza creerà problemi come squillo e crosstalk sulle linee dati, così come rimbalzo a terra e rumore dell'alimentazione sui piani di alimentazione e terra che influenzano le prestazioni complessive della scheda. Per affrontare la chiamata e il crosstalk sulle linee dati ad alta velocità, passare alla segnalazione differenziale è un buon passo. Poiché un filo sulla coppia differenziale è il lavello e l'altro è la fonte, gli effetti induttivi sono essenzialmente eliminati. Quando si trasferiscono dati utilizzando coppie differenziali, aiuta a ridurre il rumore "rimbalzo" delle correnti indotte nel percorso di ritorno perché la corrente è mantenuta locale. Per le frequenze radio fino a centinaia di MHz o anche diversi GHz, la teoria del segnale suggerisce che la potenza del segnale può essere erogata quando le impedenze sono abbinate. Quando la linea di trasmissione non è ben abbinata, ci saranno riflessi, solo una parte del segnale sarà trasmessa dal mittente al ricevitore, mentre altre parti rimbalzeranno avanti e indietro tra il mittente e il ricevitore. Quanto bene un segnale differenziale è implementato su un PCB giocherà un ruolo importante nella corrispondenza dell'impedenza (tra le altre cose).


Disegno differenziale della traccia

Il design della traccia differenziale si basa sul principio di una scheda PCB controllata dall'impedenza. Il suo modello è un po 'come un cavo coassiale. Su un PCB ad impedenza controllata, lo strato piano metallico funge da scudo, l'isolante è un laminato FR4 e i conduttori sono le coppie di tracce di segnale (vedere Figura 1). La costante dielettrica media di FR4 è compresa tra 4.2 e 4.5. L'inconsapevolezza degli errori di fabbricazione può portare a sovraincisione delle linee di rame, con conseguente errore di impedenza. Il metodo di calcolo dell'impedenza della traccia PCB consiste nell'utilizzare un programma di analisi del campo (solitamente bidimensionale, a volte tridimensionale), che richiede l'uso di elementi finiti per risolvere direttamente le equazioni di Maxwell per l'intero lotto PCB. Il software può analizzare gli effetti EMI in base alla spaziatura della traccia, alla larghezza della traccia, allo spessore della traccia e all'altezza dell'isolamento. La 100Î ©  L'impedenza caratteristica è diventata il valore standard del settore per i cavi di connessione differenziale. A 100Î ©  La linea differenziale può essere fatta con due 50Î ©  linee monoterminali di uguale lunghezza. Poiché le due tracce sono vicine l'una all'altra, l'accoppiamento di campo tra le tracce ridurrà l'impedenza di modo differenziale delle tracce. Mantenere la 100Î ©  Impedenza, la larghezza della traccia deve essere ridotta un po '. Di conseguenza, l'impedenza in modalità comune di ogni cavo in un 100Î ©  La coppia differenziale sarà leggermente superiore a 50Î ©.  Le dimensioni della traccia e il materiale utilizzato determinano teoricamente l'impedenza, ma via, connettori e persino pad del dispositivo introdurranno discontinuità di impedenza nel percorso del segnale. Di solito non è possibile senza queste cose. A volte, per un layout e un cablaggio più ragionevoli, è necessario aumentare il numero di strati sul PCB o aggiungere funzioni come vias sepolti. Vias sepolti collegano solo alcuni strati della scheda PCB, ma mentre risolvono il problema delle linee di trasmissione, aumenta anche il costo di fabbricazione della scheda. Ma a volte non c'è scelta. Man mano che la velocità del segnale diventa più veloce e lo spazio diventa più piccolo, le richieste aggiuntive come i vias sepolti iniziano ad aumentare, e questi dovrebbero essere un fattore di costo per le soluzioni di schede PCB. Nel routing stripline, i segnali sono inseriti dal materiale FR-4. Nella linea microstrip, un conduttore è esposto all'aria. A causa della costante dielettrica dell'aria (Er= 1), lo strato superiore è adatto per instradare alcuni segnali critici, come segnali di clock o segnali SERIAL-DESerial ad alta frequenza (SERDES). Il routing microstrip dovrebbe essere accoppiato a un piano di terra sottostante che riduce l'interferenza elettromagnetica (EMI) assorbendo alcune linee di campo elettromagnetico. In una stripline, tutte le linee di campo elettromagnetico sono accoppiate al piano di riferimento sopra e sotto, che riduce notevolmente l'EMI. Se possibile, si dovrebbe cercare di non utilizzare disegni a stripline accoppiate a lato lato. Questa struttura è suscettibile al rumore differenziale accoppiato nel piano di riferimento. Inoltre, è necessaria una produzione equilibrata della scheda PCB, che è difficile da controllare. In generale, è relativamente facile controllare la spaziatura tra le linee sullo stesso livello.


Condensatori di disaccoppiamento e bypass

Un altro aspetto importante per determinare se le prestazioni effettive della scheda PCB sono come previsto devono essere controllate aggiungendo condensatori di disaccoppiamento e bypass. L'aggiunta di condensatori di disaccoppiamento aiuta a ridurre l'induttanza tra i piani di potenza e terra del PCB e aiuta a controllare l'impedenza di segnali e IC in tutto il PCB. I condensatori bypass aiutano a fornire un alimentatore pulito al FPGA (fornisce una banca di carica). La regola tradizionale è che i condensatori di disaccoppiamento dovrebbero essere posizionati ovunque il routing della scheda PCB sia conveniente e il numero di pin di alimentazione FPGA determina il numero di condensatori di disaccoppiamento. Tuttavia, l'altissima velocità di commutazione degli FPGA rompe completamente questo stereotipo. In un tipico design di scheda FPGA, un condensatore vicino all'alimentazione fornisce la compensazione della frequenza per le variazioni di corrente nel carico. Per fornire il filtraggio a bassa frequenza e prevenire la caduta della tensione di alimentazione, utilizzare condensatori di disaccoppiamento di grandi dimensioni. La caduta di tensione è dovuta a un ritardo nella risposta del regolatore quando il circuito progettato si avvia. Questi condensatori di grandi dimensioni sono solitamente condensatori elettrolitici con migliori risposte a bassa frequenza e la loro risposta in frequenza varia da DC a diverse centinaia di kHz. Ogni cambio di uscita FPGA richiede la ricarica e la scarica delle linee di segnale, che richiede energia. La funzione del condensatore bypass è di fornire l'accumulo locale di energia su un'ampia gamma di frequenze. Inoltre, piccoli condensatori con induttanza di piccola serie sono necessari per fornire corrente ad alta velocità per transienti ad alta frequenza. Il grande condensatore a risposta lenta continua a fornire corrente dopo che l'energia del condensatore ad alta frequenza è consumata. Una grande quantità di transienti di corrente sul bus di alimentazione aumenta la complessità del design FPGA. Tali transienti di corrente sono solitamente associati con SSO/SSN. L'inserimento di condensatori con induttanza molto bassa fornirà energia localizzata ad alta frequenza che può essere utilizzata per annullare il rumore della corrente di commutazione sul bus di alimentazione. Questo condensatore di disaccoppiamento, che impedisce alle correnti ad alta frequenza di entrare nell'alimentazione del dispositivo, deve essere molto vicino al FPGA (meno di 1 cm). A volte molti piccoli condensatori sono collegati insieme in parallelo per fungere da accumulo locale di energia per il dispositivo e per rispondere rapidamente alle mutevoli esigenze attuali. In generale, le tracce per il disaccoppiamento dei condensatori dovrebbero essere brevi, comprese le distanze verticali in vias. Aggiungendo anche una piccola quantità aumenterà l'induttanza del filo, riducendo l'effetto del disaccoppiamento.

other technologies


Condensatori di disaccoppiamento e bypass

Un altro aspetto importante per determinare se le prestazioni effettive della scheda PCB sono come previsto devono essere controllate aggiungendo condensatori di disaccoppiamento e bypass. L'aggiunta di condensatori di disaccoppiamento aiuta a ridurre l'induttanza tra i piani di potenza e terra del PCB e aiuta a controllare l'impedenza di segnali e IC in tutto il PCB. I condensatori bypass aiutano a fornire un alimentatore pulito al FPGA (fornisce una banca di carica). La regola tradizionale è che i condensatori di disaccoppiamento dovrebbero essere posizionati ovunque il routing della scheda PCB sia conveniente e il numero di pin di alimentazione FPGA determina il numero di condensatori di disaccoppiamento. Tuttavia, l'altissima velocità di commutazione degli FPGA rompe completamente questo stereotipo. In un tipico design di scheda FPGA, un condensatore vicino all'alimentazione fornisce la compensazione della frequenza per le variazioni di corrente nel carico. Per fornire il filtraggio a bassa frequenza e prevenire la caduta della tensione di alimentazione, utilizzare condensatori di disaccoppiamento di grandi dimensioni. La caduta di tensione è dovuta a un ritardo nella risposta del regolatore quando il circuito progettato si avvia. Questi condensatori di grandi dimensioni sono solitamente condensatori elettrolitici con migliori risposte a bassa frequenza e la loro risposta in frequenza varia da DC a diverse centinaia di kHz. Ogni cambio di uscita FPGA richiede la ricarica e la scarica delle linee di segnale, che richiede energia. La funzione del condensatore bypass è di fornire l'accumulo locale di energia su un'ampia gamma di frequenze. Inoltre, piccoli condensatori con induttanza di piccola serie sono necessari per fornire corrente ad alta velocità per transienti ad alta frequenza. Il grande condensatore a risposta lenta continua a fornire corrente dopo che l'energia del condensatore ad alta frequenza è consumata. Una grande quantità di transienti di corrente sul bus di alimentazione aumenta la complessità del design FPGA. Tali transienti di corrente sono solitamente associati con SSO/SSN. L'inserimento di condensatori con induttanza molto bassa fornirà energia localizzata ad alta frequenza che può essere utilizzata per annullare il rumore della corrente di commutazione sul bus di alimentazione. Questo condensatore di disaccoppiamento, che impedisce alle correnti ad alta frequenza di entrare nell'alimentazione del dispositivo, deve essere molto vicino al FPGA (meno di 1 cm). A volte molti piccoli condensatori sono collegati insieme in parallelo per fungere da accumulo locale di energia per il dispositivo e per rispondere rapidamente alle mutevoli esigenze attuali. In generale, le tracce per il disaccoppiamento dei condensatori dovrebbero essere brevi, comprese le distanze verticali in vias. Aggiungendo anche una piccola quantità aumenterà l'induttanza del filo, riducendo l'effetto del disaccoppiamento.


Per segnali con velocità superiori a 2 Gbps, deve essere considerata una soluzione più costosa. A frequenze così elevate, lo spessore del backplane e via design possono avere un impatto significativo sull'integrità del segnale. Funziona bene quando lo spessore della piastra di supporto non supera 0,200 pollici. Quando vengono utilizzati segnali ad alta velocità sul PCB, il numero di strati dovrebbe essere il meno possibile per limitare il numero di vias. Nelle schede spesse, i vias che collegano gli strati del segnale sono più lunghi e formeranno rami della linea di trasmissione sul percorso del segnale. L'utilizzo di vias sepolti può risolvere questo problema, ma il costo di produzione è alto. Un'altra opzione è quella di utilizzare un materiale dielettrico a bassa perdita come Rogers 4350, GETEK o ARLON. Questi materiali possono essere quasi il doppio del costo dei materiali FR4, ma a volte questa è la scelta. Ci sono altre tecniche di progettazione per FPGA che forniscono una certa scelta di posizioni I/O. Nei progetti SERDES ad alta velocità critici, gli I/O SERDES possono essere isolati riservando (ma non utilizzando) pin I/O adiacenti. Ad esempio, un'area di sfera BGA 3x3 o 5x5 può essere riservata relativa a SERDES Rx e Tx, VCCRX# e VCCTX#, e alla posizione della palla. Oppure, se possibile, mantenere l'intero gruppo I/O vicino al SERDES. Se non ci sono vincoli I/O nella progettazione, queste tecniche possono portare benefici senza aggiungere costi. Anche uno dei modi è quello di fare riferimento alla scheda di riferimento fornita dal produttore FPGA. La maggior parte dei produttori fornisce informazioni sul layout sorgente per schede di riferimento, anche se richieste speciali possono essere richieste a causa di problemi di informazione proprietaria. Queste schede contengono spesso interfacce I/O standard ad alta velocità di cui i produttori FPGA hanno bisogno per caratterizzare i loro dispositivi. Tieni presente, tuttavia, che queste schede sono spesso progettate per scopi multipli e potrebbero non necessariamente corrispondere a una specifica esigenza di progettazione. Tuttavia, possono essere utilizzati come punto di partenza per la creazione di soluzioni.


Sintesi di questo articolo

Naturalmente, questo articolo tocca solo alcuni concetti di base. Qualsiasi argomento trattato qui potrebbe essere discusso in un intero libro. La chiave è capire qual è l'obiettivo prima di investire molto tempo e fatica nella progettazione del layout PCB. Una volta completato il layout, una riprogettazione può costare molto tempo e denaro, anche con una leggera regolazione della larghezza delle tracce. Non puoi affidarti agli ingegneri del layout della scheda PCB per realizzare progetti che soddisfano le esigenze reali. Il progettista schematico è sempre lì per fornire indicazioni, fare scelte intelligenti e prendersi la responsabilità del successo della soluzione.