精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
1 .デザイン出力
PCB基板設計 プリンタまたは出力光描画ファイルに出力することができます. プリンタはPCBを層に印刷することができる, デザイナーとレビューアのチェックに便利ですGerberファイルはプリントボードを製造するためにボードメーカーに渡される. ガーバーファイルの出力は非常に重要です. このデザインの成功か失敗に関連している. ガーバーファイルを出力する際に注意を要する事項については、次のようになります.
a .出力する必要がある層は、配線層（上部、下部、および中間配線層を含む）、パワー層（Vcc層およびGND層を含む）、シルクスクリーン層（トップシルクスクリーン、下シルクスクリーンを含む）、およびソルダーマスク層（トップ半田マスクを含む）および下部半田マスクであり、また、ドリルファイル（NCドリル）を生成する。
b .電源層が分割/混合されるように設定されている場合、追加ドキュメントウィンドウのドキュメント項目のルーティングを選択し、ガーバーファイルを毎回出力する前に、Pink Managerのプレーン接続を使用してPCBダイアグラムに銅を注ぎます。それがCAM平面にセットされるならば、平面を選んでください。レイヤー項目を設定する場合は、レイヤ25を追加し、レイヤのパッドとVISCを選択します。25 .デバイスセットアップウィンドウ(デバイスの設定)で、絞り値をL 99に変更します。
d .各レイヤーのレイヤーを設定するときは、ボードのアウトラインを選択します。
E .シルクスクリーン層のレイヤーを設定するときは、パーツタイプを選択しないでください、トップ層（底層）のライン、アウトライン、テキスト、およびラインを選択してください。
ハンダマスクの層を設定するとき、バイアを選択するときには、はんだマスクがビアに加えられず、バイアを選択しないことは、特定の状況に依存するはんだマスキングを意味することを意味する。
G .ボーリングファイルを生成するときは、PowerPCBの既定の設定を使用して変更を行いません。
すべてのガーバーファイルが出力された後、開いて、カム350でそれらを印刷して、PCBチェックリストに従ってデザイナーとレビュアーによって彼らをチェックします
viaは重要なコンポーネントの一つです 多層PCB. 掘削コストは、通常、PCB製造コストの30 %から40 %を占める. 簡単に言えば, PCB上のすべての穴をビアと呼ぶことができる. 機能の観点から, ビアは、2つのカテゴリーに分けられることができます：1つは、層の間の電気接続のために使われます;もう一方は、装置を固定または位置決めするために使用される. 過程で, これらのビアは一般に3つのカテゴリーに分けられる, ブラインドビアス, 埋没ビアとビア. ブラインドビアは、プリント回路基板の上面および底面に位置し、ある深さを有する. これらは、表面線と下の内側の線を接続するために使用されます. The depth of the hole usually does not exceed a certain ratio (aperture). 埋め込みホールは、プリント回路基板の内側層に位置する接続孔を指す, これは回路基板の表面には及ばない. 上記2つのタイプのホールは、回路基板100の内側層に位置する, そして、積層前にスルーホール形成プロセスによって完成する, そして、ビアの形成の間、いくつかの内部層が重なってもよい. 番目のタイプは貫通穴と呼ばれます, これは、回路基板全体を貫通し、内部配線用または位置決め用穴を取り付ける部品として使用することができる. スルーホールは、プロセスで実装しやすく、コストが低いので, プリント回路基板のほとんどは、他の2種類のスルーホールの代わりに使用する. 次のバイアホール, 別途, ビアホールと見なされる.
設計の観点から、ビアは主に2つの部分で構成されています：1つは中央のドリル穴、もう一方はドリルの周りのパッド領域です。これらの2つの部品のサイズは、ビアのサイズを決定します。明らかに、高速、高密度のPCB設計では、設計者は常に、ビアホールが小さい方が良いことを望むので、より多くの配線スペースを基板上に残すことができる。また、ビアホールを小さくすると、寄生容量が大きくなる。小型、より高速な回路に適しています。しかし、ホールサイズの縮小によってもコストが増大し、ビアの大きさを無期限に縮小することができない。それはドリルや電気メッキなどのプロセス技術によって制限されています：小さな穴、ドリルにかかるより多くの時間。より長く、それが中心位置から逸脱することは簡単ですまた、穴の深さが穴の直径の6倍を超えると、孔壁を銅で均一にメッキすることができない。例えば、通常の6層PCBボードの厚さ（スルーホール深さ）は約50ミルであるので、PCB製造者が提供できる最小穴径は8 milに達することができる。
第二に、ビアの寄生容量
ビア自身は接地に寄生容量を有する。ビアのグランド層上の分離孔の直径がD 2であることが知られている場合、ビアパッドの直径はD 1であり、PCB基板の厚さはTであり、基板誘電体は常熟である。
C = 1.41は、TD 1 /（D 2 - D 1）です
回路にビアホールの寄生容量の主な効果は、信号の立ち上がり時間を延長し、回路の速度を低下させることである。例えば、50 milの厚さのPCB基板の場合、内径が10ミルであれば、パッド径は20 milであり、パッドとグランド銅領域との距離は30 milであり、ビアの寄生容量を計算するためには、上記式の近似値を用いることができる。
C = 1.41 x 4です。4 x 00.05 x 0。02／（0.032−0.020）＝0.517 pF、この部分のキャパシタンスに起因する立上がり時間の変化は、以下の通りである。
T 10 - 90 = 2.2 C ( Z 0 / 2 )= 2.2 x 0です。517 x（55 / 2）= 31.28 ps。これらの値から分かるように、1つのビアの寄生キャパシタンスに起因する立ち上がり遅延の影響は明らかではないが、ビアが層間に切り替わるためにトレースに複数回使用される場合、設計者は慎重に考慮すべきである。
VIAの寄生インダクタンス
同様に、ビアおよび寄生インダクタンスに寄生容量が存在する。高速デジタル回路の設計では、ビアの寄生インダクタンスに起因する損傷は、寄生容量の影響よりも多い。その寄生直列インダクタンスはバイパスコンデンサの貢献を弱めて、全体の電力システムのフィルタリング効果を弱めます。単にビアの寄生インダクタンスを以下の式で計算することができる。
Lはビアのインダクタンス、Hはビアの長さ、Dは中心孔の直径である。ビアの直径はインダクタンスに小さい影響を与え、ビアの長さはインダクタンスに最大の影響を与えることが式から分かる。上記の例を用いて、ビアのインダクタンスは以下のように計算することができる。
L - 5.08 x 0050 [ 1 n ( 4 x 0.050 / 0.010 )+ 1 ]= 1.015 nh .信号の立ち上がり時間が1 nsであれば等価インピーダンスとなる。このようなインピーダンスは、高周波電流が通過すると無視されることはない。バイパスコンデンサは、電源プレーンと接地面とを接続するときに2つのビアを通過する必要があることに注意しなければならない。
フォー, デザインによって 高速PCB
ビアの寄生特性の解析により，高速pcb設計において，一見単純なビアは，回路設計に大きな負の効果をもたらすことが多い。ビアの寄生効果による悪影響を低減するためには、以下のように設計することができる。
コストと信号品質の両方を考慮して、サイズを通して妥当なサイズを選んでください。例えば、6−10層のメモリモジュールのPCB設計の場合、10／20ミル（ドリル／パッド）ビアを使用する方がよい。いくつかの高密度小型ボードの場合は、8 / 18ミルを使用することもできます。ホール.現在の技術条件下では、より小さなバイアを使用することは困難である。電源または接地のために、あなたはインピーダンスを減らすためにより大きなサイズを使うことを考慮することができます。
上記の2つの式は、より薄いPCBの使用が、ビアの2つの寄生パラメータを減少させるのに有益であると結論付けられる。
3 . PCBボード上の信号トレースの層を変更しないようにしてください。
4 .電源ピン及びグランドピンは、近くでドリル加工する。ビアとピンの間のリード線は、インダクタンスを増加させるので、より短い。同時に、電源および接地リード線は、インピーダンスを減らすためにできるだけ厚くなければならない。
5 .信号層切り替えのビアの近くにいくつかの接地ビアを配置して、信号に最も近いループを提供する。PCBボード上に多数のグランドビアを配置することも可能である。もちろん、デザインは柔軟である必要があります。先に説明したビアモデルは、各層にパッドがある場合である。時々、いくつかの層のパッドを減らすか、あるいは取り除くことさえできます。特にビアの密度が非常に高いとき、それは銅層のループを分離する壊れた溝の形成につながることができる。この問題を解決するために、ビアの位置を移動させることに加えて、ビアを銅層に配置することも考えられる。パッドサイズを小さくする。
