PCBニュース - PCB設計規則チェッカーの作成方法

本文はPCB設計規則検査器（DRC）システムの作成方法を説明した。回路図生成ツールを使用してPCB設計を取得した後、DRCを実行して設計規則に違反した障害を見つけることができます。これらの操作は後続の処理を開始する前に完了する必要があり、回路図生成ツールを開発する開発者は、ほとんどの設計者がDRCツールを簡単に把握できるようにする必要があります。

自分のPCB設計規則チェッカーを作成するには多くの利点があります。設計インスペクタはそれほど簡単ではありませんが、既存のプログラミングやスクリプト言語に精通しているデザイナーなら、インスペクタを完全に設計することができるので、遠くて手が届かないわけではありません。この作業の利点は計り知れない。しかし、市販されている汎用ツールは、特定の設計ニーズを満たすための十分な柔軟性がないことが多い。そのため、お客様はDRCツール開発者に新しい機能要件を反映する必要があります。これには、通常、需要が更新され続ける場合には、一定の資金と時間が必要です。幸いなことに、ほとんどのツール開発者は、特定のニーズに対応するために独自のDRCを記述するための便利な方法をお客様に提供することができます。しかし、この強力なツールは広く認められたり使用されたりしていません。この文書では、DRCツールを使用して最大限の利益を得るためのユーティリティガイドを提供します。DRCは、各シンボル、各ピン、各ネットワーク、および各属性を含むPCB設計の回路図全体を巡回する必要があるため、必要に応じて無限数の「追加」ファイルを作成することができます。セクション4.0で説明したように、DRCは設計規則に違反した小さな偏差を示すことができます。例えば、添付ファイルの1つには、設計で使用されるすべてのデカップリングキャパシタが含まれていることがあります。コンデンサの数が予想値を下回ったり上回ったりすると、電源線dv/dtの問題が発生する可能性がある場所に赤色のマークが付けられる[1]。これらの補助ファイルは必要かもしれませんが、どのビジネスDRCツールでもこれらのファイルを作成できるとは限りません。DRCのもう1つの利点は、新しい設計機能（例えば、設計規則に影響を与える可能性のある機能）のニーズを満たすために更新しやすいことです。また、この分野で十分な経験が得られれば、他の多くの機能を実装することができます。たとえば、独自のDRCを作成することができれば、独自のBOM作成ツールを作成することができ、特定のユーザーニーズにより適切に対応することができます。たとえば、回路図データベースの一部ではないデバイスのソケット、ヒートシンク、ドライバなどの追加ハードウェアを取得する方法を示します。あるいは、設計者は、特定のデバイスに適したVerilogモデルや時間ファイルをどのように入手するかなど、設計環境において十分な柔軟性を有する独自のVerilogネットテーブル解析器を作成することができる。実際、DRCは設計回路図全体を横断するため、PCB設計のVerilogネット表解析に必要なシミュレーションおよび/またはBOMを出力するために有効な情報をすべて収集することができます。プログラムコードを提供せずにこれらのトピックを議論するのは少し無理があります。そこで、回路図収集ツールを例にとります。本文では、PADS Designer製品ラインに付属するMentor Graphicsが開発したViewDrawツールを使用します。また、ViewDrawデータベース上で呼び出し、アクセスし、操作できるシンプルなCインスタンスライブラリであるViewBaseツールも使用しています。ViewBaseツールを使用すると、設計者は簡単にC/C言語を使用してViewDraw[2][3]のための完全で効率的なDRCツールを作成することができます。ここで説明する基本的な原理は、他のPCB回路図ツールにも適用されます。入力ファイルには回路図データベースのほか、DRCには、合法的な電源ネットワーク名を使用して電気源平面に自動的に接続するなど、特定の状況を記述できる入力ファイルが必要です。たとえば、電源ネットワーク名がpowerの場合、電源プレーンは、ViewDrawpcbfwdの場合、バックエンドパッケージデバイスを使用して電源プレーンに自動的に接続されます。以下は入力ファイルのリストです。これらのファイルは、実行時にDRCが情報を自動的に検索して読み込み、DRCに保存できるように、固定されたグローバルロケーションに配置する必要があります。*ファイルlegal _ pwr _ net _ nameはオプションです。このファイルには、POWER信号のすべての合法的なネットワーク名（VCC、V 3 _ 3 P、VDDなど）が含まれています。PCBレイアウト/配線ツールでは、名前の大文字と小文字を区別する必要があります。通常、VCCはVCCやVCCとは異なります。VCCは5.0 V電源、V 3 _ 3 Pは3.3 V電源*バックエンドパッケージングデバイスプロファイルには通常、合法的な電源ケーブルネットワーク名のセットが含まれている必要があるため、ファイルlegal _ pwr _ net _ nameはオプションです。Cadence Design SystemsのAllegro配線ツールを使用している場合、PCBfwdファイル名はAllegro.cfgで、接地：VSS CGND GND Ground電源：VCC VDD VEE V 3 _ 3 P V 2 _ 5 P 5 V 12 VIf DRCは、legal _ pwr _ net _ nameではなく、Allegro.cfgファイルを直接読み込むことができます。より良い結果が得られます（つまり、エラーが導入される確率は低い）。シンボルの中には、通常の電源ケーブル層に接続されていない外部電源ケーブルピンが必要なものもあります。例えば、ECLデバイスのVCCピンは、VCCまたは接地に接続されている。そのVEEピンは接地面または-5.0 V平面に接続することができる。また、電源コードピンは電源コード層に達する前にフィルタに接続することもできます。電源コードピンは通常、デバイスシンボルに接続されません。対照的に、記号の属性（ここではSIGNALと呼ぶ）は、電源ピンまたは接地ピンであるピンを記述し、ピンが接続すべきネットワーク名を記述しています。SIGNAL=VCC：10 SIGNAL=ground：20 DRCはこの属性を読み取り、ネットワーク名がlegal _ pwr _ net _ nameファイルに保存されていることを確認します。legal _ pwr _ net _ nameにネットワーク名が含まれていない場合、電源ピンは電源プレーンに接続できず、この問題は非常に深刻です。アクセス：PCB設計技術論文の詳細